亚洲免费av电影一区二区三区,日韩爱爱视频,51精品视频一区二区三区,91视频爱爱,日韩欧美在线播放视频,中文字幕少妇AV,亚洲电影中文字幕,久久久久亚洲av成人网址,久久综合视频网站,国产在线不卡免费播放

        ?

        基于Verilog HDL的并口總線設(shè)計(jì)與仿真

        2018-09-10 21:58:54李高峰
        河南科技 2018年2期

        李高峰

        摘 要:本文介紹了FPGA/CPLD作為外設(shè)掛接在MCU并口總線上的工作原理,使用Verilog HDL進(jìn)行了模塊化設(shè)計(jì),并進(jìn)行了仿真驗(yàn)證,還指出了使用雙向端口(inout)和三態(tài)門(tri)應(yīng)注意的問題,以期為相關(guān)學(xué)者提供參考。

        關(guān)鍵詞:Verilog HDL;并口總線;三態(tài)門

        中圖分類號(hào):TP302 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào):1003-5168(2018)02-0027-03

        Design and Simulation of Parallel Bus Based on Verilog HDL

        LI Gaofeng

        (Qingdao Ainuo Intelligent Instrument Co., Ltd., Qingdao Shandong 266101)

        Abstract: This paper introduced the working principle of FPGA/CPLD as an external device mounted on MCU parallel port bus, modularized design with Verilog HDL, and carried out simulation verification. It also pointed out the problems that should be noticed when using two-way port (inout) and three state gate (tri), in order to provide reference for relevant scholars.

        Keywords: Verilog HDL; parallel bus;tri

        目前,F(xiàn)PGA/CPLD的應(yīng)用越來越多,在和MCU組成數(shù)字系統(tǒng)時(shí),有時(shí)需要把FPGA/CPLD作為外設(shè)掛接在MCU的并口總線上,這既可提高數(shù)據(jù)交換速度,又可節(jié)省引腳。此時(shí),MCU作為主設(shè)備,其并口總線包括:單向的地址線、單向的讀寫控制線、雙向的數(shù)據(jù)線。而FPGA/CPLD作為外設(shè)(可能還有其他外設(shè)),實(shí)現(xiàn)正確地掛接在總線上,既要準(zhǔn)確接收、發(fā)送數(shù)據(jù),又要不影響其他外設(shè),就顯得非常重要[1]。

        本文通過例程,說明如何設(shè)計(jì)基于Verilog HDL的并口總線[2,3]。所用的軟件平臺(tái)為ise_13.2和modelsim_se_10.0,硬件平臺(tái)為xc6slx9。

        1 系統(tǒng)原理

        1.1 系統(tǒng)模型

        系統(tǒng)模型如圖1所示,其中:①前綴“i_、iv_”表示輸入(input),“o_、ov_”表示輸出(output),“io_、iov_”表示輸入/輸出(inout),“w_、wv_”表示網(wǎng)線(wire);②后綴“_n”,表示低電平有效;③u1、u2為v74377元件例化,寄存器(reg),類似74hc377的功能;④u3、u4為v8tri元件例化,三態(tài)門(tri),類似74hc244的功能;⑤i_mcu_cs1_n、i_mcu_cs2n,來自mcu的片選地址線;⑥i_mcu_rd_n、i_mcu_wr_n,來自mcu的讀、寫控制線;⑦iov_mcu_d[7:0],來自mcu的雙向數(shù)據(jù)線;⑧ov_qa[7:0]、ov_qb[7:0]和mcu無關(guān),用于仿真觀察;⑨輸入、輸出,要對于具體模塊而言,如wv_qa[7:0]是u1的輸出,是u3的輸入。

        1.2 工作原理

        該系統(tǒng)是掛接mcu總線的簡化模型,其工作原理如下。

        ①空閑時(shí),u3、u4均輸出高阻態(tài)z,與數(shù)據(jù)線隔離,避免影響總線。

        ②u1、u2一直掛在數(shù)據(jù)線上,隨時(shí)準(zhǔn)備接收數(shù)據(jù):當(dāng)i_mcu_wr_n和i_mcu_cs1_n有效時(shí),u1接收數(shù)據(jù)并輸出到wv_qa[7:0],并保持到下次有效再更新數(shù)據(jù);當(dāng)i_mcu_wr_n和i_mcu_cs2_n有效時(shí),u2接收數(shù)據(jù)并輸出到wv_qb[7:0],并保持到下次有效再更新數(shù)據(jù)。

        ③當(dāng)i_mcu_rd_n和i_mcu_cs2_n有效時(shí),u3接通總線,把wv_qa[7:0]發(fā)送到總線上,由mcu接收;當(dāng)i_mcu_rd_n和i_mcu_cs1_n有效時(shí),u4接通總線,把wv_qb[7:0]發(fā)送到總線上,由mcu接收。

        ④非常重要的是,同一時(shí)刻,數(shù)據(jù)總線上只允許有一個(gè)發(fā)送方(含mcu)發(fā)送數(shù)據(jù),不發(fā)送的發(fā)送方必須輸出高阻態(tài)z,以與總線隔離,否則數(shù)據(jù)將陷入混亂;但可以有多個(gè)接收方同時(shí)接收數(shù)據(jù)。

        ⑤應(yīng)注意,輸入/輸出、三態(tài)門(tri),最好只在頂層(top)使用,底層模塊不要使用,可使用獨(dú)立的輸入(input)、輸出(output)。

        ⑥還可用另一種設(shè)計(jì)方案,先用多路選擇器(mux)選出數(shù)據(jù)源,如wv_qa[7:0]、wv_qb[7:0],之后經(jīng)過一組三態(tài)門掛接在總線上,這樣可節(jié)省三態(tài)門資源。

        2 模塊設(shè)計(jì)

        系統(tǒng)分為底層模塊(v74377、v8tri)和頂層模塊(top)。

        2.1 頂層模塊

        2.1.1 v74377模塊。該模塊功能類似74hc377,源程序如下:

        module v74377(

        input i_clk, input i_clken_n,

        input [7:0] iv_d, output [7:0] ov_q);

        reg [7:0] q;

        always @( posedge i_clk )

        if( !i_clken_n ) q <= iv_d;

        assign ov_q = q;

        亚洲另类无码专区首页| 性生交大全免费看| 亚洲爆乳无码专区| 波多吉野一区二区三区av| 水蜜桃视频在线观看入口| 亚洲精品欧美精品日韩精品| 无码人妻丰满熟妇区五十路百度 | 国产精品无码无卡无需播放器 | 日本污视频| 亚洲精品女同在线观看| 精品国产一区二区三区色搞| 国产suv精品一区二区883| 51精品视频一区二区三区| 亚洲中文字幕高清在线视频一区| 欧美拍拍视频免费大全| 婷婷五月综合丁香在线| 亚洲欧美日韩高清一区二区三区 | 久久国产成人精品av| 亚洲色欲色欲www在线播放| 在线观看精品国产福利片87| 特级黄色大片性久久久| 日本人视频国产一区二区三区| 国产午夜精品一区二区| 国产熟女高潮视频| 国产亚洲欧美在线| 久久se精品一区二区国产| 日韩精品免费视频久久| 精品国产免费一区二区三区| 人妻在卧室被老板疯狂进入国产| 日韩最新av一区二区| 亚洲一区二区三区高清在线| 亚洲精品天天影视综合网| 国产女精品视频网站免费| 国产一区,二区,三区免费视频| 美丽的小蜜桃在线观看| 亚洲老妈激情一区二区三区 | 亚洲精品网站在线观看你懂的| 国产精品va在线观看一| 日韩一区二区三区精品视频| 日本一卡2卡3卡4卡无卡免费网站 亚洲av无码一区二区三区不卡 | 国产一区二区在线观看我不卡|