李 濟(jì)

(安徽博微長(zhǎng)安電子有限公司，安徽 六安 237000)

0 引 言

傳統(tǒng)的頻率源設(shè)計(jì)方法主要有直接模擬合成法、直接數(shù)字合成法(DDS)和鎖相環(huán)倍頻合成法[1]。直接模擬合成是采用模擬器件與電路，以一只高質(zhì)量晶體振蕩器為頻率基準(zhǔn)，通過混頻、倍頻、分頻、濾波等電路，實(shí)現(xiàn)對(duì)頻率加、減、乘、除運(yùn)算，獲得需要的頻率分量。這種合成方式的特點(diǎn)是相位噪聲低，頻率轉(zhuǎn)換時(shí)間快，電路相對(duì)復(fù)雜，難點(diǎn)在于對(duì)頻率雜散的濾波與控制。此種頻率合成器的相位噪聲主要取決于晶體振蕩器的相位噪聲、倍頻器的附加噪聲及分頻器的基底噪聲。

直接數(shù)字式頻率合成(DDS)的優(yōu)點(diǎn)是頻率分辨率高、變頻時(shí)間快、輸出相位連續(xù)、結(jié)構(gòu)靈活、有額外的相位噪聲處理得益等。難點(diǎn)在于DDS輸出雜散頻譜較多，同時(shí)，由于 DDS 輸出的最高頻率受到參考頻率和抽樣定理的限制，為了得到寄生成分較少的波形，DDS 的最高輸出頻率一般為參考頻率的40%，即fout=40%×fc，導(dǎo)致DDS輸出信號(hào)的頻率不高；且在固定輸出頻率的前提下，采樣參考時(shí)鐘頻率越高，DDS輸出頻率的相位噪聲越小，這就需要為DDS提供一個(gè)低噪聲、高質(zhì)量、高頻率的參考時(shí)鐘[2]。

鎖相環(huán)倍頻電路也是常用的實(shí)現(xiàn)方法，該電路是一個(gè)閉環(huán)頻率反饋系統(tǒng)，它主要由鑒相器(PD)、環(huán)路濾波器(LF)、壓控振蕩器(VCO)三部分組成[3]。該方法可以確保較高的輸出頻率，但頻率切換時(shí)間較長(zhǎng)；若要提高 PLL 電路的分辨率，實(shí)現(xiàn)小步進(jìn)輸出，則要提高鎖相環(huán)的分頻系數(shù)，導(dǎo)致相位較頻率出現(xiàn)相應(yīng)降低，鎖相環(huán)的響應(yīng)速度也會(huì)變慢；此外環(huán)增益會(huì)隨著分辨率的增高而下降，使輸出波形的純正度惡化，難以保證輸出頻率低相噪的要求[4]。

經(jīng)綜合分析，考慮到所設(shè)計(jì)雷達(dá)產(chǎn)品超低相位噪聲(≤-125 dBc/Hz@1 kHz)和低雜散(≤-65 dBc)2項(xiàng)指標(biāo)，以及可編程步進(jìn)頻等功能要求，本文中頻率源采用粗頻標(biāo)模擬直接合成、細(xì)頻標(biāo)直接數(shù)字式頻率合成(DDS)的組合式技術(shù)，結(jié)合前者參考頻率的倍頻和L波段低相噪高質(zhì)量頻率的輸出與后者可編程步進(jìn)頻、靈活性等優(yōu)點(diǎn)，實(shí)現(xiàn)了高穩(wěn)定度、快速步進(jìn)頻和超低相位噪聲、低雜散的要求，相位噪聲可達(dá)-125 dBc/Hz@1 kHz，比傳統(tǒng)雷達(dá)上使用的頻率源相位噪聲提高了10 dB以上，雜散低于-65 dBc，步進(jìn)頻率分辨率提高到1 MHz。

1 頻率源的設(shè)計(jì)

1.1 方案設(shè)計(jì)

該頻率源的信號(hào)流程框圖如圖1所示。主要電路包括晶振、二功分器、諧波發(fā)生器、數(shù)字板現(xiàn)場(chǎng)可編程門陣列(FPGA+DDS)、開關(guān)濾波器Ⅰ、開關(guān)濾波器Ⅱ、混頻器、放大器等。

圖1 L波段頻率源信號(hào)流程圖

選用抗振動(dòng)恒溫晶體振蕩器作為頻率基準(zhǔn)源，將其產(chǎn)生的80 MHz信號(hào)功分2路后，一路送給數(shù)字板作為基準(zhǔn)時(shí)鐘信號(hào)，一路送給諧波發(fā)生器。諧波發(fā)生器采用階躍恢復(fù)二極管對(duì)80 MHz信號(hào)進(jìn)行高效倍頻，產(chǎn)生豐富的梳狀頻譜，用濾波器組選出1 600 MHz和960 MHz 2路信號(hào)，再經(jīng)過放大和匹配后，1 600 MHz為粗頻標(biāo)信號(hào)，960 MHz 為DDS時(shí)鐘信號(hào)。

細(xì)頻標(biāo)信號(hào)在數(shù)字板中產(chǎn)生，F(xiàn)PGA時(shí)鐘為80 MHz。在頻率代碼的控制下，F(xiàn)PGA將不同頻率控制字寫入DDS，DDS產(chǎn)生相應(yīng)的連續(xù)波信號(hào)，再經(jīng)過放大和濾波(開關(guān)濾波器Ⅰ)，成為細(xì)頻標(biāo)信號(hào)。細(xì)頻標(biāo)信號(hào)為步進(jìn)頻信號(hào)，頻率范圍160～240 MHz，可編程步進(jìn)頻最小步進(jìn)頻率為1 MHz。

粗頻標(biāo)信號(hào)和細(xì)頻標(biāo)信號(hào)相混頻后，再經(jīng)過濾波(開關(guān)濾波器Ⅱ)和功率放大，得到了所要求的頻標(biāo)信號(hào)，頻率范圍1 760～1 840 MHz，可編程步進(jìn)頻最小步進(jìn)頻率為1 MHz。

由于細(xì)頻標(biāo)中使用了DDS可編程輸出頻率器件，因此，本次設(shè)計(jì)的L波段頻率源輸出頻率具有可編程特性。

1.2 硬件電路設(shè)計(jì)

為防止信號(hào)串?dāng)_，設(shè)計(jì)中將不同功能的電路分割成多個(gè)模塊，模塊間用高頻電纜傳輸信號(hào)，同時(shí)對(duì)模塊電源進(jìn)行隔離設(shè)計(jì)。本設(shè)計(jì)中關(guān)鍵電路是倍頻器電路和細(xì)頻標(biāo)電路。

(1) 倍頻器電路設(shè)計(jì)

采用階躍恢復(fù)二極管進(jìn)行高次倍頻[5]。圖2是典型的階躍恢復(fù)二極管高次倍頻電路，C1、L1，R1為偏置網(wǎng)絡(luò)，C2、L2為輸入阻抗匹配網(wǎng)絡(luò)，C3、L3、V1為脈沖激勵(lì)器。為發(fā)揮階躍恢復(fù)二極管的最大倍頻效力，設(shè)計(jì)中將L1，L2，L3改為手工繞制的電感器，這樣，在電路調(diào)試中可通過調(diào)節(jié)電感器的電感量，使電路匹配狀態(tài)最好，使倍頻器輸出信號(hào)的相位噪聲最小。

倍頻器電路設(shè)計(jì)中，要注意阻抗匹配，保證在高低溫環(huán)境實(shí)驗(yàn)中不發(fā)生自激現(xiàn)象。

(2) 細(xì)頻標(biāo)電路設(shè)計(jì)

細(xì)頻標(biāo)使用數(shù)字方式產(chǎn)生，其電路中主要器件為FPGA和DDS。FPGA器件選用INTEL公司的EP3SE50F484I4N，完成控制邏輯關(guān)系運(yùn)算功能和數(shù)據(jù)存儲(chǔ)功能；DDS器件選用成都振芯科技公司的GM4941，完成數(shù)字分頻功能。細(xì)頻標(biāo)電路框圖如圖3所示。

圖2 倍頻器電路

圖3 細(xì)頻標(biāo)電路框圖

2 關(guān)鍵技術(shù)參數(shù)分析計(jì)算

(1) 相位噪聲

該頻率源相位噪聲要求：-103 dBc/Hz@100 Hz；-125 dBc/Hz@1 kHz；-135 dBc/Hz@100 kHz。頻率源輸出信號(hào)的相位噪聲主要取決于頻率變換時(shí)產(chǎn)生的相位噪聲的惡化，其惡化規(guī)律可認(rèn)為滿足公式(1)：

(1)

式中：θnout(t)為頻率變換后的信號(hào)相位噪聲；θnin(t)為頻率變換前信號(hào)的相位噪聲。

粗頻標(biāo)信號(hào)的最大倍頻次數(shù)為1 600 MHz÷80 MHz=20，理論上相位噪聲惡化程度：20lg20≈26 dB，加上倍頻鏈路中2 dB～3 dB附加損耗，這樣，粗頻標(biāo)信號(hào)相位噪聲可以達(dá)到-135 dBc/Hz@1 kHz。

細(xì)頻標(biāo)信號(hào)的相位噪聲主要取決于所選用的DDS器件輸出信號(hào)的相位噪聲。雖然DDS使用時(shí)鐘為960 MHz，960 MHz÷80 MHz=12，20lg12≈12 dB，加上倍頻鏈路的2 dB～3 dB附加損耗，理論上相位噪聲可以達(dá)到-145 dBc/Hz@1 kHz。但是，從DDS廠家給出的數(shù)據(jù)來看，在1 GHz時(shí)鐘下，其輸出最高頻率200 MHz時(shí)相位噪聲為-132 dBc/Hz@1 kHz。因此，細(xì)頻標(biāo)信號(hào)相位噪聲為-130 dBc/Hz@1 kHz。

粗頻標(biāo)信號(hào)與細(xì)頻標(biāo)信號(hào)進(jìn)行混頻合成，再經(jīng)放大后形成本振信號(hào)?；祛l合成為兩信號(hào)線性疊加，放大器為功率放大?；祛l后的射頻輸出信號(hào)的相位噪聲可認(rèn)為滿足公式(2)：

(2)

式中:θnout(t)為混頻后的射頻信號(hào)相位噪聲；θnIF(t)為參與混頻的細(xì)頻標(biāo)信號(hào)的相位噪聲；θnLO(t)為參與混頻的粗頻標(biāo)信號(hào)的相位噪聲。

根據(jù)公式(2)計(jì)算下來，L波段超低相噪步進(jìn)頻標(biāo)信號(hào)相位噪聲可達(dá)-125 dBc/Hz@1 kHz以下，滿足系統(tǒng)要求。

(2) 雜散抑制度

該頻率源的雜散要求≤-65 dBc。雜散信號(hào)主要來源于細(xì)頻標(biāo)的雜散信號(hào)(DDS產(chǎn)生)、混頻器的互調(diào)信號(hào)。

細(xì)頻標(biāo)電路中，DDS時(shí)鐘信號(hào)是960 MHz，輸出頻率是160 MHz～240 MHz，輸出信號(hào)頻率是時(shí)鐘信號(hào)頻率的1/4～1/8之間，因此，處于DDS器件輸出雜散最小的頻段。同時(shí)，開關(guān)濾波器Ⅰ采用分段濾波方式，每段信號(hào)帶寬為5 MHz，解決DDS輸出寬帶雜散偏高問題。

粗頻標(biāo)信號(hào)(頻率為1 600 MHz)和細(xì)頻標(biāo)信號(hào)(頻率為160 MHz～240 MHz)混頻后取相加信號(hào)(頻率為1 760 MHz～1 840 MHz)為有用信號(hào)，其相減信號(hào)(頻率為1 360 MHz～1 440 MHz)與DDS時(shí)鐘信號(hào)(頻率為960 MHz)、粗頻標(biāo)信號(hào)(頻率為1 600 MHz)和輸出信號(hào)(頻率為1 760 MHz～1 840 MHz)相離較遠(yuǎn)，可以用濾波器過濾掉。

3 測(cè)試結(jié)果

實(shí)物采用Keysight Technologies N9 030 A PXA信號(hào)分析儀進(jìn)行相位噪聲和寬帶雜散測(cè)試，測(cè)試結(jié)果分別如圖4、圖5所示?？梢钥闯觯瑢?shí)測(cè)結(jié)果符合理論設(shè)計(jì)指標(biāo)。

圖4 相位噪聲實(shí)測(cè)圖

圖5 寬帶雜散實(shí)測(cè)圖

4 結(jié)束語

本設(shè)計(jì)采用粗頻標(biāo)模擬合成和細(xì)頻標(biāo)直接數(shù)字頻率合成方式，成功實(shí)現(xiàn)了L波段超低相噪、低雜散和可編程步進(jìn)頻的頻率源。經(jīng)實(shí)測(cè)，頻率源指標(biāo)均優(yōu)于預(yù)期設(shè)計(jì)目標(biāo)，與傳統(tǒng)的步進(jìn)頻率源設(shè)計(jì)方案相比較，該新型頻率源性能指標(biāo)優(yōu)秀，集成化程度高，可靠性高，滿足了某新型雷達(dá)接收機(jī)的工程使用要求。