謝海霞，孫志雄

（海南熱帶海洋學院電子通信工程學院，海南三亞572022）

數字上、下變頻器所涉及的抽取和內插存在著混疊、鏡頻等問題，抽取、內插后如何分離出需要的信號，關鍵在于抽取前和內插后的抗混疊高效數字濾波器設計。由于CIC濾波器結構只有乘法運算，便于提高實時性和簡化硬件，故常用它作為抗混疊高效數字濾波器。經典CIC抽取器一般用來處理窄帶信號，而處理寬帶信號時，幅頻響應很不理想，滿足帶外衰減指標時，通帶衰減過大，難以滿足抗混疊性能要求。因此，如何更好地增大濾波器的零點抑制同時又不影響其通帶性能一直是CIC濾波器研究的熱點[1-5]。

1 CIC抽取器的設計

CIC抽取器結構簡單，主要由積分部分、抽取部分和梳狀部分組成[6]。其結構如圖1所示。

圖1 單級CIC抽取濾波器框圖

式（1）為單級CIC抽取器傳輸函數。由于單級CIC的過渡帶的衰減性能不是很好，所以實際應用中，通常是由多個單級CIC濾波器級聯(lián)方法來加大過渡帶和阻帶的衰減。多級傳輸函數為式（2）：

其中，M為大于1的整數，稱為抽取因子，決定了CIC的通帶大??；K為級聯(lián)數，對旁瓣抑制比起到加大作用。CIC濾波器多級級聯(lián)的方法雖然能使阻帶衰減加大，但卻是犧牲了通帶特性。在濾波器的設計中這兩點都很重要，不能只考慮其中一點，而忽略另外一點。文獻[7]提出的基于分級抽取的濾波器的改進方法就是針對多級濾波器級聯(lián)的情況，將整數倍抽取分成兩部分實現，即M=M1M2。則式子（2）可以變形為：

對濾波器的零極點分析如圖2所示。

觀察零極點圖2可見，H（z）的零點與和H2（z）的零點在位置上相同，保證了CIC整體頻率特性的相似性。因此，用H1（zM1）來控制濾波器的通帶響應，用H2（z）來調整阻帶衰減。因此，可以重新定義濾波器的傳遞函數：

以下利用上述特征對H（z）進行結構改造衰減。

1.1 基于二階多項式函數補償的抽取器

通常使用CIC抽取器時，為了調整通帶內的平坦度，會在后面加一級補償濾波器。文獻[8]對[H1（zM1）]部分進行頻響特性的改進，采用易實現的內插二階多項式（ISOP）對[H1（zM1）]改進其頻率特性。其中二階多項式（ISOP）的系統(tǒng)函數為G（z），定義為：

式中：S為ISOP的內插因子且為正整數；p為實數，它調整內插曲線的幅度。S和p為G（z）的可調參數。ISOP抽取器的幅頻特性為：

圖2 零極點分析（M=16，M1=2，M2=8）

N值必須保證ISOP子系統(tǒng)每N個極小值的位置都要與CIC濾波器的零值點相吻合。值得注意的是N的選取p密不可分，因為（N，p）共同決定通帶波動δ，把ISOP的各個參數值作特殊設置，令M=M2且N=M1，在頻段0≤ω≤2πfp盡量減小通帶內的波動δ，并在滿足：|H（ejω）G（ejω）-1|＜δ。這樣能夠確定最小的通帶波動δ的p值就被選定。改進后的抽取器加大了通帶內的平坦度，且對阻帶衰減沒有影響，且能夠很好地處理窄帶信號，但處理信號帶寬大且抽取倍數M很小的情況時，濾波器的通帶衰減仍然不夠理想，該現象將在下面性能比較中進行分析。

1.2 基于銳化技術補償的抽取器

銳化技術既能改善CIC濾波器的通帶特性，又能改善其阻帶特性。文獻[9]提出的銳化技術對CIC抽取器進行改進所得的濾波器通常稱SCIC（Sharpened CIC）濾波器，其傳遞函數為：

式子（11）中，HCIC（z）為原型單級CIC抽取器的系統(tǒng)函數。通過與傳統(tǒng)的CIC抽取器性能比較，SCIC改善了CIC的通阻帶特性，但其在硬件實現中，積分器往往工作在很高的輸入采樣率下，運算量大。文獻[6]用銳化H1（zM1）來代替銳化整個濾波器H（z）。從而式子（6）改進為：

與傳統(tǒng)CIC抽取器相比，銳化后抽取器的通帶性能有了改善，其旁瓣抑制比有較大提高，這現象也將在性能比較分析中給出具體說明。雖然銳化濾波器的特性優(yōu)良，但這是以增加濾波器的復雜度換取的，顯然這種以增加復雜度換取性能的改進在一些對實時性要求不是很高的場合是很適用的。

1.3 改進的CIC抽取器

本文基于上面提到的兩種改進方法，綜合利用銳化濾波器和二階多項式補償濾波器對CIC抽取濾波器的通帶和阻帶衰減同時進行改進。利用文獻[7]中提到的將整個抽取分兩級實現的結構，即M=M1M2，用H2（z）來調整阻帶衰減，銳化H1（zM1）即控制濾波器的通帶響應，在后面加二項多項式補償濾波器G（zM），以調整通帶內的平坦度，則改進型的整個濾波器的Z變換為：

2 幅頻特性比較分析

根據CIC抽取濾波器幅頻特性，通帶截止頻率wp處的衰減幅度為通帶內幅度衰減最大值；阻帶截止頻率wd處的幅度衰減是阻帶內衰減的幅度最小值。衡量濾波器的抗混疊性能優(yōu)劣主要以這兩個點的衰減情況為參考[10]。設信號帶寬fp，固定采樣率為fs，wp、wd、δp、δd分別為：

以處理信號帶寬大，抽取倍數小的這類信號舉例。采樣率fs=140 MHz，輸入信號的數據率由xin表示，且 xin=[1 Mb/s，1.5 Mb/s，2 Mb/s，2.5 Mb/s，3 Mb/s，4 Mb/s]。傳統(tǒng)多級CIC抽取濾波器的級數由滿足阻帶衰減犧牲通帶衰減來確定。不同的濾波器結構，參數計算也不相同。結構中的K和L參數的設計。1）當 xin數據率小于或者等于 3 Mb/s時，K=2，L=4；2）當xin數據率大于3 Mb/s時，K=4，L=8。令傳統(tǒng)CIC的級數為N，根據因式分解算法[9]來配置參數如下：

N=[4 4 4 4 6 6]；K=[2 2 2 2 4 4]；L=[4 4 4 4 8 8]；M1=[2 2 2 2 2 2]；M2=[8 5 5 5 4 4]。

此時，對傳統(tǒng)CIC（CICN）抽取器、傳統(tǒng)CIC帶有補的（CICISOP）、分級CIC的（CIC2N）、分級銳化處理的（SCIC）、和改進型CIC抽取器（SCICISOP）的頻響作比較如圖3所示。

圖3 5種濾波器的頻響對比圖

從比較的情況可知，利用多項式補償函數對原型CIC進行改進后抽取器（CICISOP），對通帶處的衰減幅度稍有改善，但在處理寬帶信號時還不夠；分級抽取CIC濾波器（CIC2N）通帶頻響平坦，但是阻帶衰減不滿足要求，采用銳化處理后（SCIC）阻帶衰減顯著，通帶也較平坦，而本文提出的改進型CIC抽取器通帶內更加平坦，并且阻帶衰減明顯并滿足要求。5種濾波器在處理輸入信號xin時wp、wd處的衰減情況比較，如表1所示。

表1 5種濾波器在通阻帶處的衰減情況

3 改進型CIC抽取器的FPGA實現

簡單地將積分器和梳狀器級聯(lián)是傳統(tǒng)CIC的FPGA實現形式。本文提出的改進型CIC濾波器則是先搭建H2（z）L和H1（zM1）K之后再級聯(lián)G（zM），圖4給出了改進后的CIC抽取器的框圖，這種結構很直觀的看出濾波器的結構。

圖4 改進型CIC抽取器

為了使整個抽取器的計算量降到最低，對圖4中的電路優(yōu)化，本文利用文獻[12]的方法對H2（z）L進行多相分解，主要緩解下采樣率前處理高速率信號的計算壓力，前級抽取因子M1的作用下使后面處理的信號采樣率下降M1倍，這對降低功耗相當重要；而銳化的濾波器的各個組成部分分解成兩部分：M2倍下采樣前和M2倍下采樣后；二階多項補償濾波器放在最后，這樣整個抽取器的各個組成部分都在最低的采樣率下工作了，應用這種思想改進抽取器的結構細化分解為：

圖5 改進型CIC抽取器實現結構

改進型CIC濾波器FPGA實現采用Verilog語言描述，采用Altera公司CycloneII系列開發(fā)板，在QuartusII 12.0環(huán)境下進行。其FPGA實現的頂層結構如圖6所示（其中clk為輸入時鐘，clk_enable為使能信號，reset為復位信號，filter_in為輸入數據，filter_out為輸出數據，ce_out為輸出數據變化指示信號）。

圖6 頂層結構圖

此時，選取抽樣頻率為140 MHz，抽取倍數M=10，M1=2，M2=5，K=2，L=4，p=-28，利用 MATLAB仿真驗證，從圖7中可以看到，輸入信號為2 MHz和10 MHz正弦信號的疊加，在輸入的兩個信號中，位于阻帶內的頻率為10 MHz被濾掉，保留了位于通帶內的頻率為2 MHz信號；而QUATUSII自帶的仿真工具仿真的結果如圖8所示，從ce_out的10個時鐘變化一次，可以看出對輸入信號進行16倍的抽取。仿真結果正確，最后下載到芯片中，根據FPGA綜合報告，在濾波性能不變下，采用優(yōu)化電路結構時，使用的邏輯資源減少了15%，說明對結構的改進與優(yōu)化大大節(jié)省了硬件資源。

4 結束語

本文提出的改進型抽取濾波器很好地補償了CIC濾波器通帶的偏差，并增加了通帶的寬度，其更適用于對通帶要求較寬的軟件無線電系統(tǒng)。在高速率狀態(tài)下進行積分，在低速率狀態(tài)下進行梳狀濾波，

圖7 MATLAB仿真

圖8 時序仿真

多相優(yōu)化結構，降低了中間存儲，資源占用最少，大大降低功耗[12-16]。