，

(上海航天電子技術(shù)研究所，上海 201100)

0 引言

固存單元模塊作為數(shù)據(jù)的存儲(chǔ)的功能單元，在衛(wèi)星、船器、火箭領(lǐng)域中都有廣泛的應(yīng)用，針對不同應(yīng)用領(lǐng)域，其功能要求、技術(shù)條件也不一樣，因此，提出的測試需求也不一樣，普通測試設(shè)備因功能固化，接口種類單一，很滿足多型號(hào)的測試需求，往往需要多臺(tái)測試設(shè)備配合測試，測試復(fù)雜度高。而高性能的測試設(shè)備，大多采用PCIE總線，對測試計(jì)算機(jī)性能要求高，設(shè)備笨重，不便于移動(dòng)，靈活性較差。USB傳輸技術(shù)具有通用性強(qiáng)，便攜性高，傳輸速度快，支持熱插拔，獨(dú)立供電，可擴(kuò)展性強(qiáng)，功耗低的優(yōu)點(diǎn)[1]，一直作為與計(jì)算機(jī)通信的主流傳輸技術(shù)，目前，新一代的USB3.0技術(shù)已經(jīng)商用，USB3.0技術(shù)的傳輸速度已經(jīng)達(dá)到5 Gb/s,相比USB2.0提高了10倍[2]，在擁有諸多其他總線無法比擬的優(yōu)點(diǎn)外，其性能得到了大大的提高，使得利用USB總線技術(shù)進(jìn)行高速數(shù)據(jù)傳輸成為了可能。本文設(shè)計(jì)的小型化通用測試平臺(tái)利用充分利用USB3.0技術(shù)的優(yōu)勢，針對需求，無論是在硬件電路還是在軟件實(shí)現(xiàn)上都進(jìn)行了通用性設(shè)計(jì)，將整個(gè)測試平臺(tái)做到小型化，通用化，高性能，低功耗，是航天領(lǐng)域中測試系統(tǒng)的一種新的解決方案，具有很強(qiáng)的實(shí)用性，也符合高性能、低成本、通用性的產(chǎn)品研發(fā)理念。

1 通用測試平臺(tái)系統(tǒng)架構(gòu)

本通用測試平臺(tái)主要想實(shí)現(xiàn)的功能分為兩大部分，一是能夠?qū)⒂?jì)算機(jī)中的數(shù)據(jù)傳輸給測試平臺(tái)，測試平臺(tái)產(chǎn)生數(shù)據(jù)輸出，完成數(shù)據(jù)源模擬以及遙控?cái)?shù)據(jù)輸出功能。二是對外部遙測數(shù)據(jù)和數(shù)傳數(shù)據(jù)進(jìn)行采集，完成是將外部數(shù)字信號(hào)通過USB3.0的接口高速實(shí)時(shí)地傳輸?shù)接?jì)算機(jī)上，并在傳輸過程中或存儲(chǔ)后進(jìn)行數(shù)據(jù)處理、分析。本測試平臺(tái)具有的性能如下：

1)1.2 Gbps高速數(shù)據(jù)傳輸；

2)具備LVDS接口；

3)具備RS422接口；

4)具有軟件實(shí)時(shí)數(shù)據(jù)處理功能；

5)具有1 Gbps實(shí)時(shí)存盤功能；

6)具有數(shù)據(jù)模擬功能；

7)具有重配置功能。

根據(jù)使用需求，將通用測試平臺(tái)進(jìn)行功能層次劃分，主要分為軟件應(yīng)用層、硬件實(shí)現(xiàn)層、接口交互層。測試系統(tǒng)原理框圖如圖1所示。

圖1 系統(tǒng)組成框圖

軟件應(yīng)用層，主要包括測試平臺(tái)的人機(jī)界面顯示、數(shù)據(jù)傳輸控制和命令交互控制、數(shù)據(jù)分析三個(gè)部分[3]。主要完成測試數(shù)據(jù)和測試參數(shù)的輸入，采集數(shù)據(jù)的分析、比對、存儲(chǔ)，以及測試平臺(tái)運(yùn)行狀態(tài)的顯示。

硬件實(shí)現(xiàn)層，主要包括USB傳輸控制、數(shù)據(jù)存儲(chǔ)控制、數(shù)據(jù)組幀以及各測試功能的實(shí)現(xiàn)。測試功能的實(shí)現(xiàn)主要是通過對測試需求按功能進(jìn)行分割，進(jìn)行模塊化設(shè)計(jì)，包括遙控輸出單元的邏輯設(shè)計(jì)，遙測接收單元的邏輯設(shè)計(jì)、載荷模擬的邏輯設(shè)計(jì)以及數(shù)據(jù)采集單元的邏輯設(shè)計(jì)。最終完整個(gè)平臺(tái)測試功能的集成。

接口交互層，主要是完成測試設(shè)備與被測設(shè)備的連接，包括節(jié)點(diǎn)、通道的分配，輸入輸出電平的匹配。由于不同被測設(shè)備的輸入輸出接口的差異，以及測試需求不同，因此，需要?jiǎng)討B(tài)的改變接口參數(shù)，以匹配不同的被測設(shè)備的測試要求。實(shí)現(xiàn)通用性。

2 通用測試平臺(tái)硬件設(shè)計(jì)

2.1 電路設(shè)計(jì)

根據(jù)使用需求以及開發(fā)成本，以及開發(fā)周期等方面的綜合考慮，本測試平臺(tái)硬件板卡采用USB3.0接口芯片+ FPGA +大容量緩存的架構(gòu)實(shí)現(xiàn)。硬件框架結(jié)構(gòu)如圖2所示。

圖2 硬件框架結(jié)構(gòu)圖

該測試平臺(tái)板卡使用的FPGA選用XILINX公司的XC7K160T-FFG676，該芯片屬于Kintex-7系列的FPGA，具有162,240個(gè)邏輯單元，11,700 Kb的RAM資源，8個(gè)時(shí)鐘管理CMT，8個(gè)GTX高速收發(fā)器，400個(gè)用戶可用IO資源[4]，是一款低成本、低功耗、高性能的FPGA，能夠滿足板卡對芯片邏輯資源，運(yùn)行速度以及IO接口數(shù)量的要求。

USB3.0接口芯片選用的是Cypress公司所提供的CYUSB3014芯片，這款芯片具有高度集成的靈活性，是新一代USB3.0的外圍設(shè)備控制器[5]，而且它還提供了一個(gè)可以進(jìn)行完全可配置的、并行通用的、可編程的GPIFII接口，其可以與任何處理器如FPGA相連接。該平臺(tái)USB3.0芯片與FPGA連接采用slave FIFO模式將GPIFII接口配置為32 bit并行數(shù)據(jù)線、1個(gè)時(shí)鐘線和若干控制線，用于數(shù)據(jù)和命令的傳輸控制[6]。USB3.0與FPGA通信的時(shí)鐘頻率為100 MHz，從而實(shí)現(xiàn)3.2 Gbps的通信總線帶寬。芯片的另一端通過線纜與計(jì)算機(jī)相連，最終完成FPGA與計(jì)算機(jī)之間的通信。

為了控制計(jì)算機(jī)與板卡之間數(shù)據(jù)傳輸、處理過程中的延時(shí)，板卡搭載了兩片鎂光公司的大容量DDR3存儲(chǔ)器顆粒MT41J256M16，每片顆粒大小為4 GB,通過兩片DDR3的并聯(lián)，實(shí)現(xiàn)8 Gb的緩存大小的板上存儲(chǔ)空間以及25 Gbps的數(shù)據(jù)存儲(chǔ)帶寬，能夠滿足平臺(tái)對存儲(chǔ)數(shù)據(jù)的緩存容量和速度要求。

在對外測試接口方面，為了滿足通用性，板卡采用的接口驅(qū)動(dòng)芯片具有相同封裝類型，可實(shí)現(xiàn)LVDS接口與RS422接口的互換，增加配置靈活性。板卡采用DS90LV031A和DS90LV032A芯片作為LVDS接口驅(qū)動(dòng)芯片實(shí)現(xiàn)模擬源發(fā)送和載荷接收功能，兩款芯片單通道可實(shí)現(xiàn)最高150MHz的傳輸速率。采用DS26LV031A和DS26LV032A芯片作為RS422接口驅(qū)動(dòng)芯片實(shí)現(xiàn)遙控發(fā)送和遙測接收功能，兩款芯片單通道可實(shí)現(xiàn)最高30 MHz的傳輸速率。該板卡分別設(shè)計(jì)了24路LVDS和RS422輸出接口，可根據(jù)需求靈活配置多通道同步或異步接口。板卡設(shè)計(jì)了12路LVDS輸入接口和12路RS422輸入接口，用于實(shí)現(xiàn)多通道的載荷數(shù)據(jù)和遙測數(shù)據(jù)采集。

板卡配置模塊用于給FPGA加載程序，F(xiàn)PGA程序的加載分為兩種方式，一種是通過計(jì)算機(jī)進(jìn)行在線程序配置，通過軟件發(fā)送指令和配置數(shù)據(jù)完成。另一種是通過板上存儲(chǔ)芯片，采用BPI的模式實(shí)現(xiàn)FPGA程序的快速配置，板上配置芯片采用PC28F00AP30，該芯片容量為1 Gb，可滿足任何FPGA文件的存儲(chǔ)。

板卡的系統(tǒng)供電輸入來自于外部5 V供電接口，板上的集成了TI公司的LMZ31710電源模塊，通過適當(dāng)?shù)耐獠侩娮瑁蓪? V輸入電壓轉(zhuǎn)化為1V0、1V2、 1V5、 3V3板卡所需的各個(gè)電壓輸出，輸出電流最大為10 A，完全可以滿足整個(gè)平臺(tái)的供電。

通過以上針對固存單元模塊的測試平臺(tái)硬件設(shè)計(jì)，該平臺(tái)在硬件上具備了的通用性，能夠根據(jù)實(shí)際要求對數(shù)據(jù)收發(fā)通道進(jìn)行配置，最大可實(shí)現(xiàn)8通道三線制LVDS和RS422數(shù)據(jù)發(fā)送和4通道三線制LVDS和RS422數(shù)據(jù)接收。在性能上，該平臺(tái)具備3.2 Gbps的數(shù)據(jù)傳輸帶寬，具備1.2 Gbps的數(shù)據(jù)實(shí)時(shí)存儲(chǔ)能力，具備能夠8 GB數(shù)據(jù)緩存能力，能夠滿足固存單元的測試需求。

2.2 FPGA設(shè)計(jì)

測試平臺(tái)為了滿足通用性，不僅在硬件接口上進(jìn)行了設(shè)計(jì)，在FPGA軟件中，針對數(shù)據(jù)處理通用性上，也進(jìn)行了設(shè)計(jì)，主要采用模塊化程序設(shè)計(jì)和參數(shù)軟件可配置的方式實(shí)現(xiàn)[7]。FPGA程序模塊設(shè)計(jì)框圖如圖3所示。

IO矩陣控制模塊主要用來控制FPGA的IO管腳分配，數(shù)據(jù)輸入輸出通道的選擇，包括設(shè)置遙控?cái)?shù)據(jù)和模擬源數(shù)據(jù)發(fā)送通道位置、發(fā)送通道的使能與禁用。設(shè)置遙測數(shù)據(jù)和載荷數(shù)據(jù)的接收通道位置、接收通道的使能與禁用以及接收數(shù)據(jù)的位寬。

數(shù)據(jù)處理模塊主要根據(jù)測試需求的不同進(jìn)行功能實(shí)現(xiàn)，主要包括遙控?cái)?shù)據(jù)的組幀、編碼，模擬源數(shù)據(jù)的數(shù)據(jù)注入、幀頭設(shè)置、幀計(jì)數(shù)插入、數(shù)據(jù)加擾，遙測數(shù)據(jù)的采集、幀同步、校驗(yàn)、數(shù)據(jù)轉(zhuǎn)發(fā)，載荷數(shù)據(jù)的幀同步、解擾、幀解析、分包上傳等處理。

圖3 FPGA模塊設(shè)計(jì)

參數(shù)配置存儲(chǔ)模塊主要用于存儲(chǔ)計(jì)算機(jī)發(fā)給系統(tǒng)的命令參數(shù)，包括發(fā)送模塊同、異步模式選擇參數(shù)(時(shí)鐘、門控、數(shù)據(jù))、同步時(shí)鐘頻率參數(shù)(1～120 MHz)、異步波特率參數(shù)(9 600～192 000)、奇偶校驗(yàn)設(shè)置參數(shù)、發(fā)送通道設(shè)置參數(shù)。接收模塊的幀同步頭參數(shù)、門控設(shè)置參數(shù)、加、解擾選擇參數(shù)、接收數(shù)據(jù)位寬(1 bit、2 bit、4 bit、8 bit)選擇參數(shù)等。

通道控制邏輯主要用來控制各模塊間數(shù)據(jù)流傳輸?shù)那袚Q，包括不同通道遙測數(shù)據(jù)以及載荷數(shù)據(jù)的循環(huán)讀取、數(shù)據(jù)的幀頭以及幀計(jì)數(shù)的插入，按照軟硬件交互協(xié)議約定格式進(jìn)行上傳以及對來自計(jì)算機(jī)的數(shù)據(jù)幀進(jìn)行解析并將解析數(shù)據(jù)發(fā)送到遙控發(fā)送模塊或模擬源發(fā)送模塊進(jìn)行數(shù)據(jù)發(fā)送。

DDR3控制模塊主要實(shí)現(xiàn)對DDR3芯片的控制，利用乒乓操作的方式對數(shù)據(jù)進(jìn)行寫入和讀取，用于采集數(shù)據(jù)的緩存，能夠?qū)⒂?jì)算機(jī)不能及時(shí)響應(yīng)的采集數(shù)據(jù)進(jìn)行臨時(shí)存儲(chǔ)，避免數(shù)據(jù)丟失[8]。

USB控制器模塊則用來負(fù)責(zé)對USB3.0芯片的雙向傳輸控制，包括由板卡到計(jì)算機(jī)的載荷數(shù)據(jù)和遙測數(shù)據(jù)的采集和由計(jì)算機(jī)到板卡的模擬源數(shù)據(jù)和遙控?cái)?shù)據(jù)的注入。對于待傳給計(jì)算機(jī)的數(shù)據(jù)，模塊能夠根據(jù)待上傳的數(shù)據(jù)大小進(jìn)行短包傳輸、整包傳輸以及零長度包傳輸。USB控制器模塊能夠?qū)崿F(xiàn)數(shù)據(jù)收發(fā)最高3.2 Gbps的通道傳輸速率，保證測試平臺(tái)與計(jì)算機(jī)之間的數(shù)據(jù)通信。

為了提高USB3.0的數(shù)據(jù)傳輸帶寬，測試平臺(tái)與計(jì)算機(jī)之間的數(shù)據(jù)傳輸采用數(shù)據(jù)幀的方式進(jìn)行傳輸[9]，幀長固定為2048 KB。發(fā)送和接收數(shù)據(jù)幀定義如圖4和圖5所示。

圖4 發(fā)送數(shù)據(jù)幀

圖5 計(jì)算機(jī)到測試平臺(tái)傳輸數(shù)據(jù)幀

對于發(fā)送幀，即測試平臺(tái)到計(jì)算機(jī)傳輸數(shù)據(jù)幀，幀主導(dǎo)頭長度為4 Byte，主要用于表示數(shù)據(jù)的來源為遙測數(shù)據(jù)或是載荷數(shù)據(jù)，幀記數(shù)長度為4 Byte，用于軟件實(shí)時(shí)監(jiān)測傳輸過程中是否發(fā)生丟幀，保證數(shù)據(jù)傳輸過程的正確性，數(shù)據(jù)區(qū)為對應(yīng)幀主導(dǎo)頭的要傳輸?shù)臄?shù)據(jù)，數(shù)據(jù)區(qū)校驗(yàn)采用CRC方式對所傳送的數(shù)據(jù)進(jìn)行校驗(yàn)，以保證采集數(shù)據(jù)的正確性。

對于接收幀，即計(jì)算機(jī)到測試平臺(tái)傳輸傳輸數(shù)據(jù)幀，幀主導(dǎo)頭長度為4 Byte主要用于表示數(shù)據(jù)的去向?yàn)槟M源數(shù)據(jù)或是遙控?cái)?shù)據(jù)，數(shù)據(jù)長度為2 Byte，用于標(biāo)記數(shù)據(jù)區(qū)有多少有效數(shù)據(jù)，數(shù)據(jù)區(qū)為對應(yīng)幀主導(dǎo)頭的要傳輸?shù)臄?shù)據(jù)，無效填充用于將數(shù)據(jù)幀補(bǔ)齊到固定長度，以保證幀格式的統(tǒng)一。

3 軟件設(shè)計(jì)

開發(fā)的基于USB3.0的小型通用測試平臺(tái)涉及應(yīng)用程序、驅(qū)動(dòng)程序、固件程序三個(gè)方面[10]，軟件的整體方案設(shè)計(jì)如圖6所示。驅(qū)動(dòng)程序采用芯片官方提供的CYUSB，重點(diǎn)進(jìn)行了固件程序及應(yīng)用程序的開發(fā)。

圖6 軟件架構(gòu)

3.1 固件開發(fā)

USB3.0設(shè)備的枚舉，重枚舉，初始化工作，USB掛起時(shí)的電源管理，處理USB設(shè)備的請求，與計(jì)算機(jī)之間的通信和數(shù)據(jù)傳輸以及USB3.0協(xié)議的實(shí)現(xiàn)都是通過固件程序?qū)崿F(xiàn)的[11]。

采用Eclipse開發(fā)工具結(jié)合Cypress公司的SDK中提供的相應(yīng)固件框架和API函數(shù)庫進(jìn)行固件程序開發(fā)。固件程序主要實(shí)現(xiàn)了設(shè)備的啟動(dòng)停止復(fù)位、IO矩陣配置、SPI控制、GPIO控制、DMA傳輸?shù)裙δ堋Ｖ饕墓δ芤约皩?yīng)的實(shí)現(xiàn)函數(shù)見表1。

表1 主要功能及對應(yīng)的實(shí)現(xiàn)函數(shù)表

CyFxSlFifoApplnUSBSetupCB是固件處理上位機(jī)傳來控制指令的函數(shù)，通過CyU3PUsbGetEP0Data函數(shù)獲得上位機(jī)調(diào)用ControlEndPoint端點(diǎn)傳來的配置指令，再通過CyU3P-GpioSetValue函數(shù)將指令配置到FPGA，實(shí)現(xiàn)上位機(jī)到硬件的指令設(shè)置功能[12]。

CyFxConfigFpga實(shí)現(xiàn)對FPGA的加載功能，當(dāng)收到加載FPGA指令時(shí)，調(diào)用CyU3PSpiSetSsnLine函數(shù)重置FPGA，通過監(jiān)控FPGA的INIT_B管腳判斷FPGA初始化狀態(tài)，通過CyU3PSpiTransmitWords將FPGA程序文件傳輸給FPGA，最后通過監(jiān)測FPGA的Done管腳判斷FPGA是否加載成功，并通知應(yīng)用程序。整個(gè)固件的框架如圖7所示。

圖7 固件架構(gòu)

3.2 應(yīng)用軟件開發(fā)

采用Visual Studio 2013工具，使用C++/C#語言開發(fā)Windows應(yīng)用程序。開發(fā)的應(yīng)用程序提供友好的操作界面，通過設(shè)備驅(qū)動(dòng)程序與設(shè)備固件程序通信，具備以下功能：

1)選擇指定設(shè)備、控制設(shè)備的啟動(dòng)和停止；

2)通過應(yīng)用程序在線更新固件程序；

3)通過應(yīng)用程序在線更新FPGA程序；

4)通過應(yīng)用程序更新設(shè)備的硬件狀態(tài)，如復(fù)位等操作；

5)控制設(shè)備向上位機(jī)傳輸數(shù)據(jù)，進(jìn)行實(shí)時(shí)數(shù)據(jù)處理，并顯示和存儲(chǔ)實(shí)時(shí)數(shù)據(jù)；

6)控制設(shè)備接收上位機(jī)傳輸?shù)臄?shù)據(jù)。

應(yīng)用程序的流程如圖8所示。

圖8 軟件流程

在線加載FPGA是實(shí)現(xiàn)通用化設(shè)計(jì)的關(guān)鍵功能，首先加載更新FPGA的固件，然后操作應(yīng)用程序載入FPGA數(shù)據(jù)文件通過USB接口芯片將FPGA程序載入FPGA芯片。

為了實(shí)現(xiàn)測試平臺(tái)的通用性，應(yīng)用程序開發(fā)時(shí)設(shè)計(jì)了多層次的軟件架構(gòu)，采用模塊化設(shè)計(jì)，多層次接口標(biāo)準(zhǔn)開放，便于迭代開發(fā)和重構(gòu)，應(yīng)用于不同的場合。應(yīng)用軟件架構(gòu)如圖9所示。

4 測試平臺(tái)驗(yàn)證與分析

為了驗(yàn)證整個(gè)測試平臺(tái)的性能和系統(tǒng)運(yùn)行的可靠性，在室溫條件下，對測試平臺(tái)各個(gè)功能進(jìn)行了自閉環(huán)測試， 主要包括數(shù)據(jù)的收發(fā)，數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)，軟件的實(shí)時(shí)的數(shù)據(jù)分析、比對。測試計(jì)算機(jī)性能如下:

1)操作系統(tǒng)：Win7 64位。

圖9 應(yīng)用程序設(shè)計(jì)

2)CPU:酷睿I7-4790K。

3)內(nèi)存：DDR3 8GB。

4)硬盤：三星512 G固態(tài)盤。

測試結(jié)果見表2。

表2 測試結(jié)果

測試平臺(tái)測試結(jié)果如表2可以看出，該測試平臺(tái)具備數(shù)據(jù)收發(fā)、數(shù)據(jù)存儲(chǔ)以及數(shù)據(jù)實(shí)時(shí)比對功能，在開啟軟件實(shí)時(shí)分包、比對模式下，數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)速率最大為800 Mbps，在關(guān)閉數(shù)據(jù)實(shí)時(shí)比對功能后，數(shù)據(jù)實(shí)時(shí)存儲(chǔ)速率最大為1 Gbps，在關(guān)閉分包功能后，數(shù)據(jù)實(shí)時(shí)存儲(chǔ)速率最大為1.2 Gbps數(shù)據(jù)傳輸過程中無丟幀現(xiàn)象出現(xiàn)。由此可以看出，該測試平臺(tái)能夠可靠的進(jìn)行數(shù)據(jù)傳輸，能夠滿足設(shè)計(jì)要求。

5 結(jié)論

本文設(shè)計(jì)并實(shí)現(xiàn)的基于USB3.0的小型化通用測試平臺(tái)，以其靈活、可靠，成本低，性能優(yōu)越的特點(diǎn)，可應(yīng)用在衛(wèi)星、船器、導(dǎo)彈、火箭等領(lǐng)域的地面測試、控制，高速數(shù)據(jù)存儲(chǔ)，回放，分析等設(shè)備。目前，該方案已經(jīng)成功應(yīng)用在多個(gè)型號(hào)的固存測試設(shè)備中，具備廣泛的應(yīng)用前景。