陳元莉，譚　勁

（西華師范大學a.電子信息工程學院；b.網(wǎng)絡(luò)中心，四川 南充 637002）

目前在測量領(lǐng)域里,脈沖信號既可作為已知的激勵信號,又可作為未知的被測信號。當作為未知的被測信號,對其參數(shù)(周期、頻率、脈寬、占空比)測試更顯重要[1]，本系統(tǒng)采用由FPGA構(gòu)造的2個32位計數(shù)器對相關(guān)參數(shù)進行測量，并將測量結(jié)果送入單片機中進行處理，將處理的結(jié)果用LED顯示器顯示出來，該系統(tǒng)測量精度高，工作穩(wěn)定可靠。

1　測量原理

1.1　頻率測量的基本原理

根據(jù)頻率的定義，通過計數(shù)器統(tǒng)計出在1 s時間內(nèi)被測信號的脈沖個數(shù)N為被測信號的頻率，測量原理如圖1所示。

圖1　頻率測量的基本原理

1.2　等精度頻率測量原理

等精度測量的基本方法是，設(shè)置2個計數(shù)器，在相同的時間里分別對標準信號和被測信號計數(shù)，設(shè)標準信號頻率用fs表示，計數(shù)值用Ns表示，被測信號頻率用fx表示，計數(shù)值用Nx表示，則：

本系統(tǒng)采用50 MHz的信號作為標準信號源，只要測得計數(shù)值，就可以算出被測信號的頻率，等精度測頻法可以獲得更高的測量精度、更寬的測量范圍，本系統(tǒng)采用此法測量頻率，測量原理如圖2所示。

圖2　等精度頻率測量原理

1.3　周期測量原理

利用被測信號控制門電路，當被測信號的上升沿到來時，打開控制門電路，啟動計數(shù)器對標準信號計數(shù)，當被測信號的下一個上升沿到來時，關(guān)閉控制門電路，停止計數(shù)器計數(shù)，設(shè)控制門打開期間的計數(shù)值為Ns，則信號的周期Tx可用下式計算：

測量原理如圖3所示。

圖3　周期測量原理

1.4　脈寬測量原理

利用被測信號控制門電路，當被測信號的上升沿到來時，打開控制門電路，啟動計數(shù)器對標準信號計數(shù)，當被測信號的下降沿到來時，關(guān)閉控制門電路，停止計數(shù)器計數(shù)，設(shè)控制門打開期間的計數(shù)值為Ns，則信號的脈寬Px可用下式計算：

1.5　占空比測量原理

利用被測信號控制門電路，當被測信號的上升沿到來時，打開控制門電路，啟動計數(shù)器對標準信號計數(shù)，當被測信號的下降沿到來時，關(guān)閉控制門電路，停止計數(shù)器計數(shù)，設(shè)高電平持續(xù)期間計數(shù)值為N1，然后再利用門控電路測量被測信號一個周期內(nèi)對標準信號的計數(shù)值Ns，則信號的占空比Dx可用下式計算：

2　系統(tǒng)硬件電路的構(gòu)成

2.1　系統(tǒng)的總體結(jié)構(gòu)

本系統(tǒng)由單片機AT89s52和FPGA組成，由FPGA構(gòu)造2個32位計數(shù)器分別對標準信號和被測信號進行計數(shù)，測量周期、脈寬及占空比所需門控電路也由FPGA構(gòu)造，32位計數(shù)結(jié)果通過多路選擇器按8位一組通過P2口送往單片機進行處理和顯示，單片機部分由按鍵電路，顯示電路等組成，P0口用來進行功能選擇并傳送相應控制信號控制FPGA的工作，系統(tǒng)總體結(jié)構(gòu)框圖如圖4所示。

圖4　系統(tǒng)總體結(jié)構(gòu)框圖

2.2　按鍵電路

圖5　按鍵電路

系統(tǒng)中設(shè)置4個功能鍵，一個復位鍵，其中S0為復位鍵，S1，S2，S3，S4分別為測周期鍵、測頻率鍵、測脈寬鍵、測占空比鍵，與P1.0～P1.3相連，P1剩余端口可用于擴充其它功能。

2.3　顯示電路

顯示電路采用靜態(tài)顯示，單片機的串行口工作在同步輸出方式下，單片機的TXD端為同步脈沖輸出分別接8個74LS164的時鐘端，而單片機的RXD端用串行輸出待顯示的數(shù)據(jù)，通過8片74LS164作串并轉(zhuǎn)換后，分別接8個LED顯示器，顯示器電路如圖6所示。

圖6　靜態(tài)顯示電路

2.4　FPGA內(nèi)部電路

FPGA內(nèi)部電路如圖7所示，電路由一個D觸發(fā)器，2個多路選擇器，一個門控電路，2個32位計數(shù)器組成。其中門控電路根據(jù)具體功能用來控制計數(shù)器的啟停時間，核心部分為2個32位計數(shù)器，分別用于對標準信號和待測信號計數(shù)，并將計數(shù)結(jié)果通過多路選擇器送往單片機進行處理并顯示。

圖7　FPGA內(nèi)部電路

3　軟件設(shè)計

單片機部分主要是進行系統(tǒng)功能選擇，并根據(jù)功能送出響應的控制信號去控制FPGA中計數(shù)器的工作，待計數(shù)停止后，讀取計數(shù)器的計數(shù)結(jié)果，根據(jù)相關(guān)公式計算后得到待測參數(shù)值，最后送顯示器顯示，軟件流程圖如圖8所示。

圖8　主程序流程圖

4　結(jié)語

通過綜合測試，該系統(tǒng)可以測量頻率為10～50 MHz的方波信號的頻率、周期、占空比、脈寬等參數(shù)，并能在8位LED數(shù)碼管顯示器上顯示結(jié)果。整個系統(tǒng)測量精度高，測量參數(shù)穩(wěn)定可靠，如果在系統(tǒng)中提高標準信號的頻率值，可以進一步提高測量頻率范圍。