丁孝超，楊 媛，陳 福

(西安理工大學(xué) 自動(dòng)化與信息工程學(xué)院，陜西 西安 710048)

0 引言

現(xiàn)今高鐵迅速發(fā)展，高鐵無(wú)縫長(zhǎng)軌負(fù)荷量不斷增加，在役鋼軌在承受負(fù)荷時(shí)受到交變彎曲應(yīng)力和橫向應(yīng)力而產(chǎn)生磨損、塑性變形及疲勞損傷，鋼軌性能逐漸劣化，導(dǎo)致鋼軌斷裂失效和斷軌事故時(shí)有發(fā)生，因此對(duì)軌道進(jìn)行損傷監(jiān)測(cè)成為保障列車(chē)行車(chē)安全的重要手段[1]。隨著超聲無(wú)損檢測(cè)技術(shù)的發(fā)展，為全面完整地評(píng)估鋼軌的健康狀況，需以不同的入射角發(fā)射超聲波，來(lái)增大對(duì)待檢測(cè)缺陷的覆蓋范圍，這就使得多通道損傷檢測(cè)系統(tǒng)越來(lái)越多地應(yīng)用到在役鋼軌的損傷檢測(cè)研究中[2]。傳統(tǒng)的超聲波數(shù)據(jù)采集完成后是通過(guò)串行總線將數(shù)據(jù)傳輸?shù)教幚韱卧?，但是針?duì)多路超聲波信號(hào)仍采用該方式，將會(huì)使數(shù)據(jù)傳輸成為檢測(cè)系統(tǒng)實(shí)現(xiàn)實(shí)時(shí)性的瓶頸，導(dǎo)致超聲波換能器的重復(fù)頻率降低，檢測(cè)速度變慢[3-4]。

本文在考慮可實(shí)現(xiàn)性和高效率數(shù)據(jù)傳輸?shù)那疤嵯?，采用ARM+FPGA的架構(gòu)完成對(duì)2通道超聲波信號(hào)的采集，為以后更多通道的數(shù)據(jù)采集提供解決方案，同時(shí)采用FPGA對(duì)數(shù)據(jù)進(jìn)行FIR濾波，最后通過(guò)FSMC接口將處理后的數(shù)據(jù)傳輸?shù)紸RM完成算法處理。

1 系統(tǒng)結(jié)構(gòu)

本文以2通道超聲波為例進(jìn)行數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)，該框架可以支持更多通道的數(shù)據(jù)采集，系統(tǒng)框架設(shè)計(jì)如圖1所示。由ARM控制FPGA進(jìn)行數(shù)據(jù)采集和數(shù)據(jù)傳輸，F(xiàn)PGA在接收到ARM的控制信號(hào)后，通過(guò)判斷交替產(chǎn)生激勵(lì)脈沖激勵(lì)探頭1和探頭2，然后將接收到的回波數(shù)據(jù)經(jīng)過(guò)限幅、帶通濾波、增益放大和偏置后送到高速AD處，由FPGA產(chǎn)生控制信號(hào)使能高速AD完成數(shù)據(jù)采集并將數(shù)據(jù)緩存到FPGA內(nèi)部FIFO中。為保證數(shù)據(jù)的正確性，本文通過(guò)FIR濾波器對(duì)數(shù)據(jù)進(jìn)行預(yù)處理，并將處理后的數(shù)據(jù)緩存到RAM中，最后在ARM的控制下通過(guò)靈活的靜態(tài)存儲(chǔ)器控制器[5-6](Flexible Static Memory Controller，F(xiàn)SMC)接口將濾波后的數(shù)據(jù)發(fā)送給ARM進(jìn)行算法運(yùn)算。

圖1 系統(tǒng)框圖

1.1 硬件設(shè)計(jì)

本文所涉及的硬件電路主要包括激勵(lì)電路、信號(hào)調(diào)理電路、數(shù)據(jù)采集等，此處只給出其中一路的硬件電路設(shè)計(jì)，其他通路結(jié)構(gòu)相同。由于本文采用的是收發(fā)一體的超聲波換能器，其接收到的回波信號(hào)受到激勵(lì)的影響具有較大的振幅，因此調(diào)理電路使用一對(duì)高頻二極管對(duì)回波信號(hào)進(jìn)行限幅處理。限幅后的信號(hào)經(jīng)過(guò)信號(hào)放大后，進(jìn)行帶通濾波，本文采用的超聲波換能器中心頻率是2.5 MHz。為取得較好的濾波效果，本文設(shè)計(jì)了一個(gè)中心頻率為2.5 MHz、上下限截止頻率分別是2.7 MHz和2.3 MHz、通帶增益為1的二階濾波器。AD采集采用高速ADC芯片AD9226，它采用單端輸入和輸出誤差校正邏輯的多級(jí)差分流水線架構(gòu)，在65 MS/s數(shù)據(jù)速率下具有12位精度。

1.2 FIR濾波器設(shè)計(jì)

數(shù)字濾波器是通過(guò)數(shù)字運(yùn)算器件對(duì)輸入的數(shù)字信號(hào)進(jìn)行處理，改變信號(hào)頻譜，以得到期望的響應(yīng)特性的離散時(shí)間系統(tǒng)。根據(jù)數(shù)字濾波器的功能特征，可以將其分為低通、高通、帶通、帶阻以及全通類(lèi)型，根據(jù)沖擊響應(yīng)特性的不同，又可以分為IIR和FIR數(shù)字濾波器，其中FIR濾波器有其自身的優(yōu)點(diǎn)，成為信號(hào)處理中濾波器的一種常用電路[7-8]。本文采用具有線性相位的FIR濾波器，以M為奇數(shù)、單位取樣響應(yīng)為偶對(duì)稱(chēng)的FIR濾波器為例，其傳遞函數(shù)如下：

(1)

(2)

(3)

(4)

式(4)即為FIR的傳遞函數(shù)，實(shí)現(xiàn)該傳遞函數(shù)的方式有串行結(jié)構(gòu)、并行結(jié)構(gòu)、分布式結(jié)構(gòu)以及IP核，本文通過(guò)調(diào)用IP核的方式實(shí)現(xiàn)FIR濾波器。根據(jù)前面所述，本文涉及的超聲波信號(hào)中心頻率是2.5 MHz，為了更好地得到該處信號(hào)，設(shè)計(jì)數(shù)字帶通濾波器。系統(tǒng)的采樣率Fs為25 MHz，截止頻率為2.3 MHz和2.7 MHz，阻帶衰減為-40 dB，通帶不衰減，通過(guò)MATLAB的FDAtool工具得到濾波器系數(shù)，并將該系數(shù)進(jìn)行12 bit的位寬量化，作為最終的FIR濾波器的系數(shù)。

1.3 FPGA與ARM通信設(shè)計(jì)

目前FPGA與ARM的通信方式很多，按數(shù)據(jù)傳輸方式分為兩類(lèi)：一類(lèi)是串行傳輸，此類(lèi)方式接口簡(jiǎn)單，傳輸速率較低，不利于高速數(shù)據(jù)采集，常見(jiàn)的如UART、USART、I2C、SPI等[9-10]；另一類(lèi)是并行傳輸,顧名思義可以一次傳輸多位寬信號(hào)，配合相應(yīng)的時(shí)序控制即可。本文為滿足高速數(shù)據(jù)采集及傳輸，采用FSMC總線實(shí)現(xiàn)并行傳輸。

FSMC是STM32采用的一種新型存儲(chǔ)器控制技術(shù)，支持多種類(lèi)型的外部存儲(chǔ)器，其主要包含四個(gè)模塊：AHB接口、NOR閃存和PSRAM 控制器、NAND閃存和PC卡控制器、外部設(shè)備接口。所有的外部存儲(chǔ)器共享地址、數(shù)據(jù)和控制信號(hào)，但有各自的片選信號(hào)，F(xiàn)SMC 一次只能訪問(wèn)一個(gè)外部器件。FSMC提供了4個(gè)Bank用于連接不同的外部存儲(chǔ)器，其中Bank1又被劃分為4個(gè)NOR /PSRAM區(qū)域，F(xiàn)SMC為每個(gè)存儲(chǔ)區(qū)域輸出唯一的片選信號(hào)NE[4: 1]。FPGA連接在Bank1的第三區(qū)域，F(xiàn)SMC_NOE和FSMC_NWE分別是接口讀寫(xiě)信號(hào)，根據(jù)應(yīng)用需求，設(shè)計(jì)接口數(shù)據(jù)寬度為16 bit，地址線為1 bit，將數(shù)據(jù)線FSMC_D[15: 0]和地址線FSMC_A[15: 0]連接到FPGA的I/O端口，尋址空間為64 KB。因此FPGA就作為STM32的外設(shè)被連接到系統(tǒng)中，通過(guò)存儲(chǔ)器讀寫(xiě)指令就可以訪問(wèn)FPGA，其實(shí)質(zhì)就是將FPGA通過(guò)FSMC總線映射為STM32的一個(gè)SRAM。FPGA與STM32的接口電路連接如圖2所示。

圖2 FPGA與STM32接口電路

在STM32內(nèi)部，F(xiàn)SMC的一端通過(guò)內(nèi)部高速總線(Advanced High performance Bus,AHB)連接到Cortex-M4內(nèi)核上，另一端則是面向擴(kuò)展存儲(chǔ)器的外部總線。內(nèi)部AHB總線的地址HADDR與FSMC總線地址存在一定的映射關(guān)系，具體如下。HADDR總共有28根地址線(HADDR[27:0])，其中HADDR[27:26]用于對(duì)Bank1的4個(gè)區(qū)域進(jìn)行尋址，當(dāng)FPGA使用第三區(qū)時(shí)，對(duì)應(yīng)的HADDR[27:26]為10。

Bank1在外接16 bit存儲(chǔ)器時(shí)，F(xiàn)SMC將在內(nèi)部使用HADDR[25:1]產(chǎn)生外部存儲(chǔ)器的地址FSMC_ADDR[24:0]，即在進(jìn)行地址讀寫(xiě)操作時(shí)，HADDR[0]并未使用，實(shí)際上對(duì)應(yīng)關(guān)系HADDR[25:1]變?yōu)镕SMC_ADDR[24:0]。知道該對(duì)應(yīng)關(guān)系后，接口地址FSMC_ADDR[15:0]對(duì)應(yīng)的HADDR的地址為0x68000000～0x6801FFFE，具體如表1所示。

表1 STM32中FSMC有關(guān)的地址映射

2 軟件實(shí)現(xiàn)

本文軟件實(shí)現(xiàn)主要包括兩部分內(nèi)容：FPGA軟件實(shí)現(xiàn)和STM32軟件實(shí)現(xiàn)。主要目的是：(1)通過(guò)設(shè)置FPGA內(nèi)部的各個(gè)狀態(tài)寄存器的讀寫(xiě)，完成對(duì)高速AD的控制和采集通道的選擇以及各時(shí)延要求；(2)將接收到的數(shù)據(jù)完成FIR濾波并緩存；(3)通過(guò)FSMC接口完成對(duì)數(shù)據(jù)的傳輸。

2.1 FPGA軟件實(shí)現(xiàn)

FPGA主要是接收來(lái)自STM32的指令，然后控制高速AD完成數(shù)據(jù)采集，并將采集到的數(shù)據(jù)經(jīng)過(guò)FIR濾波(可選)后，通過(guò)FSMC接口將數(shù)據(jù)傳輸?shù)絊TM32中進(jìn)行后級(jí)處理，程序流程圖如圖3所示。

圖3 FPGA程序流程圖

系統(tǒng)上電后，F(xiàn)PGA通過(guò)PS(被動(dòng)模式)方式完成配置，然后偵測(cè)STM32發(fā)送的信號(hào)STM32_en1和STM32_en2是否存在指定寬度的脈沖，若存在，則記錄該脈沖來(lái)源并產(chǎn)生與其對(duì)應(yīng)的指定寬度的脈沖，該脈沖寬度由激勵(lì)電路中電容充放電的時(shí)間常數(shù)τ決定，本文根據(jù)電路參數(shù)，計(jì)算得到該脈沖寬度為200 ns。產(chǎn)生完激勵(lì)信號(hào)后，將進(jìn)行高速AD采集，在此之前需要延時(shí)以等到超聲回波信號(hào)。打開(kāi)AD使能，并以AD采集時(shí)鐘作為異步FIFO的寫(xiě)時(shí)鐘，將采集到的數(shù)據(jù)寫(xiě)入到FIFO中。根據(jù)實(shí)際需要，決定是否打開(kāi)FIR濾波器，然后將濾波器輸出的數(shù)據(jù)通過(guò)FSMC發(fā)送給STM32，具體過(guò)程是利用異步FIFO的“空”標(biāo)志，向STM32產(chǎn)生FSMC通信請(qǐng)求，STM32通過(guò)拉低片選信號(hào)(片選信號(hào)低有效)來(lái)響應(yīng)本次數(shù)據(jù)傳輸請(qǐng)求，并通過(guò)控制FSMC讀使能信號(hào)完成FSMC的數(shù)據(jù)傳輸，當(dāng)STM32接收到既定數(shù)據(jù)量時(shí)，將拉高片選信號(hào)結(jié)束本次數(shù)據(jù)傳輸。由于FPGA的內(nèi)部各模塊是并行執(zhí)行，因此上述程序流程只是描述了一次數(shù)據(jù)采集及傳輸流程，F(xiàn)PGA隨時(shí)都在偵測(cè)STM32的使能信號(hào)，以進(jìn)行下次數(shù)據(jù)采集，提高整個(gè)系統(tǒng)的效率。

2.2 STM32軟件實(shí)現(xiàn)

STM32在本文中的主要功能是控制FPGA并完成數(shù)據(jù)的接收，為后期算法處理提供可靠的數(shù)據(jù)，其程序流程圖如4所示。

圖4 STM32程序流程圖

首先配置STM32需要用到的端口及FSMC接口寄存器，然后產(chǎn)生STM32_en1使能信號(hào)并判斷是否有FSMC通信請(qǐng)求信號(hào)，若接收到請(qǐng)求信號(hào)，則拉低片選信號(hào)和使能FSMC讀信號(hào)，接收完既定數(shù)據(jù)后，使能STM32_en2，激勵(lì)另一個(gè)超聲波換能器，并開(kāi)始執(zhí)行其他操作，等到FSMC通信請(qǐng)求信號(hào)到來(lái)時(shí)，開(kāi)始響應(yīng)FSMC通信，重復(fù)上述操作，即可完成兩路數(shù)據(jù)交替采集和數(shù)據(jù)傳輸，并且可以十分方便地?cái)U(kuò)展成多路數(shù)據(jù)采集及傳輸。程序流程圖中的其他操作主要是用于數(shù)據(jù)處理。

3 實(shí)驗(yàn)結(jié)果

本文采用自制的硬件平臺(tái)進(jìn)行超聲波激勵(lì)和數(shù)據(jù)采集及傳輸，其中控制器采用STM32F407ZGT6,該芯片是基于Cortex-M4內(nèi)核，具有極其豐富的外設(shè)資源，其主頻是168 MHz，內(nèi)存是1 MB,Flash是1 MB,支持FSMC接口；本文采用的FPGA是Altera的EP4CE6E22C8N,其時(shí)鐘頻率最大可達(dá)200 MHz，具有6272LUT，270 Kbit的EBR等豐富資源。本文將對(duì)前面所述的超聲波激勵(lì)、FIR濾波設(shè)計(jì)以及FSMC通信進(jìn)行驗(yàn)證。

3.1 硬件電路測(cè)試結(jié)果

在本文的硬件平臺(tái)上，給激勵(lì)電路施加400 V直流電源，測(cè)得激勵(lì)電路產(chǎn)生的尖負(fù)脈沖激勵(lì)信號(hào)如圖5所示，負(fù)脈沖峰值絕對(duì)值為396 V，脈沖寬度為160 ns，脈沖下降時(shí)間為35.6 ns。利用該激勵(lì)信號(hào)激勵(lì)超聲波換能器并將接收到的回波信號(hào)經(jīng)過(guò)放大和帶通濾波得到的信號(hào)如圖6所示。

圖5 激勵(lì)信號(hào)

圖6 超聲波回波信號(hào)

3.2 FIR濾波器測(cè)試結(jié)果

本文通過(guò)調(diào)用IP核來(lái)實(shí)現(xiàn)FIR濾波器的設(shè)計(jì)，將采集到的超聲波信號(hào)經(jīng)過(guò)FIR濾波器后，通過(guò)MATLAB將處理后的數(shù)據(jù)進(jìn)行頻譜分析，如圖7所示。

圖7 FIR濾波前后波形及頻譜

從圖7可以看到FIR濾波前信號(hào)主要集中在2.5 MHz附近，但是仍存在較多其他頻率分量；濾波后使得信號(hào)在2.5 MHz處更加集中，對(duì)帶外信號(hào)進(jìn)行抑制。從圖中可以看出FIR濾波具有明顯的效果。

3.3 FPGA與ARM通信測(cè)試結(jié)果

本文通過(guò)在FPGA內(nèi)部實(shí)現(xiàn)計(jì)數(shù)器，然后通過(guò)FSMC將計(jì)數(shù)器值發(fā)送到STM32，然后通過(guò)串口將數(shù)據(jù)打印出來(lái)以判斷傳輸是否正確。圖8是通過(guò)示波器抓取波形，其中①是FSMC的讀信號(hào)，②是數(shù)據(jù)的最低位信號(hào)線，從圖中可以看到當(dāng)FSMC的讀信號(hào)拉低時(shí)，數(shù)據(jù)的最低位信號(hào)由低變到高，通過(guò)配置FSMC的控制寄存器，可以設(shè)置地址和數(shù)據(jù)的建立和保持時(shí)間(都是以STM32的AHB時(shí)鐘HCLK為參考)，保證在FSMC讀信號(hào)有效期間數(shù)據(jù)能夠被正確傳輸。

圖8 FSMC讀使能與數(shù)據(jù)信號(hào)圖

為驗(yàn)證采用FSMC通信方式相較于SPI通信方式在傳輸效率上的變化，本文通過(guò)將STM32作為主機(jī)，F(xiàn)PGA作為從機(jī)進(jìn)行SPI通信測(cè)試，實(shí)驗(yàn)中SPI的時(shí)鐘最大能達(dá)到APB時(shí)鐘的8分頻即10.5MHz。數(shù)據(jù)位寬16bit,分別對(duì)同樣數(shù)據(jù)量下不同通信方式耗時(shí)量進(jìn)行比較,結(jié)果如表2所示。

表2 FSMC與SPI對(duì)比 (ms)

通過(guò)表2可以看到隨著數(shù)據(jù)量的增加，F(xiàn)SMC通信方式優(yōu)勢(shì)更加明顯，并且對(duì)于實(shí)時(shí)大量數(shù)據(jù)處理的系統(tǒng)，采用FSMC通信將大量縮短數(shù)據(jù)傳輸?shù)臅r(shí)間，給數(shù)據(jù)處理部分留出更多的時(shí)間。

4 結(jié)論

本文設(shè)計(jì)的多通道超聲波數(shù)據(jù)采集與傳輸方案采用ARM與FPGA相結(jié)合的硬件架構(gòu)，分別利用了ARM運(yùn)算控制能力強(qiáng)和FPGA速度快的優(yōu)勢(shì)，設(shè)計(jì)了超聲波激勵(lì)與調(diào)理電路，通過(guò)繪制PCB板完成了數(shù)據(jù)的采集與傳輸。在FPGA內(nèi)部增加可選的FIR濾波器，對(duì)高速AD采集到的數(shù)據(jù)進(jìn)行預(yù)處理，最后通過(guò)在自制的硬件平臺(tái)上完成驗(yàn)證。與SPI通信方式進(jìn)行了對(duì)比，結(jié)果表明FSMC通信方式在大量數(shù)據(jù)傳輸中優(yōu)勢(shì)明顯，為后期實(shí)施大量數(shù)據(jù)處理節(jié)約了更多時(shí)間。本文方案適合常見(jiàn)的多通道數(shù)據(jù)采集與傳輸系統(tǒng)，具有很好的擴(kuò)展與移植特性。

[1] 趙揚(yáng), 陳建偉, 孫繼華,等. 在役鋼軌無(wú)損檢測(cè)技術(shù)與系統(tǒng)的應(yīng)用與發(fā)展[J]. 無(wú)損檢測(cè), 2014, 36(3):58-64.

[2] LAD P, PAWAR M. Evolution of railway track crack detection system[C]// IEEE International Symposium on Robotics and Manufacturing Automation. IEEE, 2017:1-6.

[3] CHEN Z, JIA Y, JIANG G, et al. A multi-channel ultrasonic non-destructive testing system-based on ethernet[C]// IEEE International Conference on Control and Automation. IEEE, 2007:385-388.

[4] 辛光, 伍川輝. 基于STM32的列車(chē)噪聲數(shù)據(jù)采集系統(tǒng)[J].兵器裝備工程學(xué)報(bào), 2012, 33(1):90-92.

[5] 宋雅琪, 韓曉軍, 榮鋒,等. 基于ARM和FPGA的多通道振動(dòng)信號(hào)采集儀的設(shè)計(jì)[J]. 儀表技術(shù)與傳感器, 2016(5):25-28.

[6] 王晨, 喬旭興, 閆文奇, 等. Graphic display terminal for FSMC (flexible static memory controller) bus architecture:中國(guó)， 204009859 U[P]. 2014-07-22.

[7] Liu Hao, Miao Changyun, Feng Yongmao, et al. Design and realization of integrated ultrasound transmitting circuit[J]. Instrumentation Measurement Circuits & Systems, 2012, 127:137-144.

[8] SINGH G, PRAKASH N R. FPGA implementation of higher order FIR filter[J]. International Journal of Electrical & Computer Engineering, 2017, 7(4):1874.

[9] 朱望純, 張碩, 蔣漢林. 基于ARM與FPGA高速數(shù)據(jù)通信接口設(shè)計(jì)[J]. 桂林電子科技大學(xué)學(xué)報(bào), 2017(4):293-297.

[10] 趙星. STM32基于FSMC的SRAM擴(kuò)展技術(shù)[J]. 工業(yè)控制計(jì)算機(jī), 2015, 28(6):102-103.