武乾文，奚留華，張凱虹

（中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇無錫 214035）

1 引言

ADSP就是高級(jí)信號(hào)處理器[1-2]。美國(guó)模擬器件公司 (ADI)繼ADSP-TS101后在2003年推出新一代Tiger-SHARC處理器ADSP-TS201。此處理器片內(nèi)集成更大容量的存儲(chǔ)器，性價(jià)比高，兼有ASIC、FPGA的信號(hào)處理性能以及指令集處理器的可編程性和靈活性，適用于性能要求高、存儲(chǔ)量大的信號(hào)處理以及圖像應(yīng)用，如雷達(dá)與聲納、無線基站、圖像處理以及工業(yè)儀器等領(lǐng)域。

ADSP的應(yīng)用廣泛，其在生產(chǎn)、應(yīng)用等各個(gè)階段都要進(jìn)行測(cè)試以確保產(chǎn)品質(zhì)量以及研制出符合系統(tǒng)要求的電路，尤其應(yīng)用于軍工設(shè)備的ADSP，為控制質(zhì)量，保障裝備可靠性，集成電路檢測(cè)、篩選至關(guān)重要[3-6]。但ADSP屬于大規(guī)模集成電路，其內(nèi)部集成度高、模塊復(fù)雜，外部引腳數(shù)量大，其功能測(cè)試具有一定的難度。

2 測(cè)試儀器和電路

G150測(cè)試機(jī)具有精度高、操作方便等特點(diǎn)，適于對(duì)ADSP-TS201S電路的測(cè)試。該系統(tǒng)測(cè)試頻率30 MHz，測(cè)試通道數(shù)達(dá)512個(gè)，測(cè)試向量深度可達(dá)1M。

3 功能測(cè)試

3.1 ADSP功能原理

TS201在TS101結(jié)構(gòu)的基礎(chǔ)上做了進(jìn)一步改進(jìn)。其改進(jìn)結(jié)構(gòu)如圖1所示，TS201S可分成DSP核以及I/O接口，通過4條總線傳輸數(shù)據(jù)、地址及控制信號(hào)。

DSP包含程序控制器、地址產(chǎn)生器及雙運(yùn)算模塊。程序控制器能提供可中斷的編程模式，可以支持匯編語(yǔ)言C/C++編程以及10指令周期流水；IAB能預(yù)存5條指令；BTB能夠減小分支跳轉(zhuǎn)延遲。地址產(chǎn)生器包括2個(gè)IALU，能支持立即尋址以及間接尋址；支持位反序以及環(huán)形緩沖尋址，方便對(duì)數(shù)字信號(hào)處理特殊運(yùn)算。雙運(yùn)算模塊能獨(dú)立工作實(shí)現(xiàn)SIMD引擎，每個(gè)周期運(yùn)算模塊能執(zhí)行2條運(yùn)算指令。

圖1 ADSP-TS201S電路原理圖

I/O接口包含內(nèi)部存儲(chǔ)器、外部設(shè)備接口、DMA控制器、鏈路口以及JTAG口。內(nèi)部存儲(chǔ)器為24 Mb DRAM。TS201S及TS101S采用0.13 μm CMOS工藝制造，TS201S的存儲(chǔ)器容量為TS101S的4倍，其性能比TS101提高了很多。外部設(shè)備接口包含主機(jī)接口、多處理器接口、SDRAM接口以及EPROM接口。14個(gè)DMA通道無需干預(yù)可完成設(shè)備的數(shù)據(jù)交換；完成了雙向鏈路口應(yīng)用低壓差分信號(hào)（LVDS）鏈路口技術(shù)，達(dá)到4 Gbps數(shù)據(jù)吞吐量。IEEE1149.1兼容JTAG接口，可用于片上仿真。

TS201S支持32位及40位浮點(diǎn)運(yùn)算和8、16、32和64位定點(diǎn)運(yùn)算。每周執(zhí)行4條指令，在600 MHz時(shí)鐘頻率下能夠達(dá)到48億次/s乘法運(yùn)算（GMACS）以及36億次 /s浮點(diǎn)運(yùn)算（GFLOPS）速度[7]。

3.2 ADSP功能碼編寫

應(yīng)用ATE對(duì)ADSP-TS201S功能碼測(cè)試格式為二進(jìn)制格式。ADSP-TS201S電路共有512個(gè)管腳，其中265個(gè)是INPUT、OUTPUT及INPUT/OUTPUT管腳，由于芯片管腳數(shù)多，為了驗(yàn)證其功能，先要啟動(dòng)芯片。選擇系統(tǒng)時(shí)鐘管腳及復(fù)位管腳分別輸入信號(hào)，觀察芯片輸出管腳的情況。如圖2所示，ADSP-TS201處理器的系統(tǒng)時(shí)鐘有4種，分別是系統(tǒng)時(shí)鐘（SCLK）、內(nèi)核時(shí)鐘（CCLK）、外設(shè)總線時(shí)鐘（SOCCLK）以及鏈路口輸出時(shí)鐘（LxCLKOUT）。

圖2 ADSP-TS201處理系統(tǒng)時(shí)鐘

其系統(tǒng)時(shí)鐘為外部總線口提供時(shí)鐘，作為外部總線信號(hào)AC規(guī)范參考。內(nèi)核時(shí)鐘為內(nèi)核、內(nèi)部總線、存儲(chǔ)器、鏈路口來提供時(shí)鐘，其指令執(zhí)行速度為CCLK。CCLK=SCLK×SCLKRATx，如表 1所示，SCLKRATx的取值范圍為4～12。

外設(shè)置總線時(shí)鐘，即為SOC總線工作的頻率，為1/2×CCLK。鏈路口輸出的時(shí)鐘為CCLK/CR，其CR是LCTx速度設(shè)置位，取值范圍是1～4。

系統(tǒng)時(shí)鐘輸入管腳分別為SCLK、SCLKRAT2、SCLKRAT1、SCLKRAT0等管腳。根據(jù)對(duì)外部總線速度以及CCLK、指令的執(zhí)行速度考慮，測(cè)試本芯片時(shí)SCLK取30 M，應(yīng)用于設(shè)置PLL時(shí)鐘的倍率N值是由3個(gè)外接引腳SCLKRAT2-0來決定的，3個(gè)外接引腳連接了撥扭開關(guān)，可以隨時(shí)調(diào)整倍頻系數(shù)的大小，系數(shù)默認(rèn)狀態(tài)取5，核時(shí)鐘由SCLK倍頻產(chǎn)生，核時(shí)鐘CCLK=N×SCLK=150 M。

表1 ADSP-TS201時(shí)鐘速率

復(fù)位輸入管腳是RSTIN管腳。ADSP-TS201S有3個(gè)引腳決定了復(fù)位電路，分別是RST-IN、RST-OUT以及POR-IN。RST-IN是復(fù)位輸入，是復(fù)位引腳，其作用是設(shè)置DSP為確定狀態(tài)，使得程序進(jìn)入空閑狀態(tài)，再根據(jù)復(fù)位操作的類型，RST-IN在指定時(shí)間確認(rèn)。RST-OUT是復(fù)位輸出，是RST-IN的同步延遲，說明DSP復(fù)位已經(jīng)完成了。PORIN是DRAM電源復(fù)位設(shè)置。

除此以外，電源管腳分別是VDD_IO、VDD_DRAM、VDD_A、VDD 等,如表 2 所示，VDD 為內(nèi)核邏輯電源、VDD_A為模擬電源、VDD_IO為外部I/O電源、VDRAM為DRAM電源。

表2 ADSP-TS201處理系統(tǒng)電源

參考電壓管腳分別為SCLK_VREF、VREF。參考電壓定義輸入緩沖閾值點(diǎn)，對(duì)輸入引腳及時(shí)鐘輸入信號(hào)設(shè)置電壓。在測(cè)試過程中，分別設(shè)置SCLK_VREF、VREF管腳為1.2 V。

如上所述，加電及輸入時(shí)鐘、復(fù)位信號(hào)后，得到如圖3的運(yùn)行結(jié)果，所有地址位都顯示H（高電平），芯片并沒有啟動(dòng)工作，分析其原因，可能是因?yàn)槟承┕苣_未加入信號(hào)，導(dǎo)致啟動(dòng)失敗。

經(jīng)分析，芯片未加入中斷信號(hào)，在重置之后對(duì)于啟動(dòng)操作，ADSP-TS201S有 4種引導(dǎo)選擇：（1）EPROM 引導(dǎo)；（2）外圍設(shè)備引導(dǎo)；（3）鏈路口引導(dǎo)；（4）無引導(dǎo)模式，如表3所示，一個(gè)IRQ3-0的中斷信號(hào)輸入，存儲(chǔ)器啟動(dòng)地址選擇。

圖3 ADSP-TS201S未啟動(dòng)狀態(tài)

選擇無引導(dǎo)模式，當(dāng)輸入一個(gè)中斷信號(hào)，ADSP-TS201S啟動(dòng)存儲(chǔ)器。

表3 無引導(dǎo)模式啟動(dòng)存儲(chǔ)器地址

ADSP-TS201S處理器在理想狀態(tài)總是跳出重置，等待一個(gè)中斷信號(hào)的輸入。在輸入一個(gè)IRQ3-0的中斷信號(hào)后，ADSP-TS201S仍然沒有出現(xiàn)存儲(chǔ)器地址的疊加狀態(tài)，直到循環(huán)了60萬次以后，芯片啟動(dòng)，存儲(chǔ)器地址開始疊加。經(jīng)分析，芯片反應(yīng)過慢可能是某個(gè)控制管腳未輸入信號(hào)導(dǎo)致的。

當(dāng)輸入BM及BMS等管腳信號(hào)，ADSP-TS201S啟動(dòng)迅速，地址開始自動(dòng)疊加，如圖4所示。

圖4 ADSP-TS201S啟動(dòng)狀態(tài)

由圖4所示，同組地址數(shù)為12個(gè)，此時(shí)SCLKRAT2-0的輸入數(shù)據(jù)為011，當(dāng)其輸入不同信號(hào)時(shí)，同組地址數(shù)不同。以輸入數(shù)據(jù)110為例，如圖5所示，0地址的地址數(shù)為99個(gè)，當(dāng)經(jīng)過66個(gè)地址變化，同組地址的個(gè)數(shù)穩(wěn)定為18個(gè)。

圖5 地址數(shù)隨地址的變化

4 ADSP直流參數(shù)測(cè)試

直流參數(shù)測(cè)試包括開/短路測(cè)試（O/S）、輸出高/低電平測(cè)試（VOH/VOL）、輸入高/低電流測(cè)試（IIH/IIL）、輸入漏電流測(cè)試（ILI/ILO）、電源電流測(cè)試（ICC）等等。

5 ADSP交流參數(shù)測(cè)試

交流參數(shù)測(cè)試是測(cè)量器件晶體管轉(zhuǎn)換的時(shí)序關(guān)系，目的是保證器件在正確的時(shí)間發(fā)生狀態(tài)轉(zhuǎn)換。如圖6、圖7所示，ADSP-TS201S交流參數(shù)包括核心時(shí)鐘循環(huán)時(shí)間tCCLK、系統(tǒng)時(shí)鐘循環(huán)時(shí)間tSCLK、系統(tǒng)時(shí)鐘循環(huán)高電平時(shí)間tSCLKH、系統(tǒng)時(shí)鐘循環(huán)低電平時(shí)間tSCLKL、系統(tǒng)時(shí)鐘轉(zhuǎn)換時(shí)間下降沿tSCLKF、系統(tǒng)時(shí)鐘轉(zhuǎn)換時(shí)間上升沿tSCLKR、系統(tǒng)時(shí)鐘抖動(dòng)容忍度tSCLKJ。

圖6 參考時(shí)鐘——系統(tǒng)時(shí)鐘循環(huán)時(shí)間

測(cè)試時(shí)鐘循環(huán)時(shí)間tTCK、測(cè)試時(shí)鐘循環(huán)高電平時(shí)間tTCKH、測(cè)試時(shí)鐘低電平時(shí)間tTCKL，見圖7。

圖7 參考時(shí)鐘——測(cè)試時(shí)鐘循環(huán)時(shí)間

由于各交流參數(shù)的測(cè)試原理和測(cè)試方法基本相同，僅以測(cè)試TSCLKR為例來說明交流參數(shù)的測(cè)試過程。在常溫下，把被測(cè)器件接入測(cè)試系統(tǒng)，電源電壓調(diào)到規(guī)定的電壓值，其余輸入端施加規(guī)定的電平。測(cè)量系統(tǒng)時(shí)鐘從0變到1上升沿時(shí)間tSCLKR，通過搜索的方式獲得其值，功能碼如圖8所示。

圖8 tSCLKR測(cè)試的功能碼

6 測(cè)試方法與標(biāo)準(zhǔn)驗(yàn)證

參考SRAM測(cè)試的直流參數(shù)規(guī)范標(biāo)準(zhǔn)，在規(guī)范測(cè)試條件下的測(cè)試值在標(biāo)準(zhǔn)范圍內(nèi)，驗(yàn)證了測(cè)試方法的正確性，如表4所示。

7 結(jié)論

文章簡(jiǎn)要介紹了ADSP的重要組成部分，提出了一種ATE對(duì)ADSP測(cè)試的方法。主要介紹了電路的功能測(cè)試及交流參數(shù)測(cè)試的關(guān)鍵技術(shù)。通過Ultra Edit軟件編輯生成測(cè)試碼，導(dǎo)入測(cè)試儀器，對(duì)被測(cè)器件進(jìn)行地址疊加操作，以檢查其功能。與此同時(shí)，結(jié)合部分功能碼，在ATE軟件中設(shè)置相關(guān)參數(shù)，測(cè)試了ADSP的交流參數(shù)。

[1]孫潔朋，魏建民，閆華，等.一種FPGA芯片中DSP模塊的內(nèi)建自測(cè)試方法[J].電子與封裝，2017，17（10）：9-12.

[2]李煒，于清濤，李旭，等.基于DSP的高壓節(jié)點(diǎn)在線測(cè)試系統(tǒng)設(shè)計(jì)[J].油氣田地面工程，2016，（11）：89-92.

[3]時(shí)萬春.集成電路測(cè)試技術(shù)的新進(jìn)展[J].電子測(cè)量與儀器學(xué)報(bào)，2007，21（4）：1-4.

[4]謝正光.集成電路測(cè)試相關(guān)標(biāo)準(zhǔn)研究與探討[J].微電子學(xué)，2004，34（3）：246-253.

表4 測(cè)試實(shí)際值與規(guī)范標(biāo)準(zhǔn)對(duì)比驗(yàn)證

[5]畢威.簡(jiǎn)述 IC 測(cè)試的意義和作用[J].微處理機(jī)，2017，（1）：6-12.

[6]俞建峰，陳翔，楊雪瑛.我國(guó)集成電路測(cè)試技術(shù)現(xiàn)狀及發(fā)展策略[J].中國(guó)測(cè)試，2009，35（3）：1-5.

[7]龐娜，劉書明，徐平.ADSP-TS201S芯片的功能和應(yīng)用[J].國(guó)外電子元器件，2005，（1）：48-51.