陳曉青，葉 凡

(復(fù)旦大學(xué) 專用集成電路與系統(tǒng)國家重點實驗室，上海 201203)

0 引 言

電荷重構(gòu)型SAR ADC(successive approximation register analog-to-digital converters)因其功率和面積上的優(yōu)勢，是目前模數(shù)轉(zhuǎn)換器的主流結(jié)構(gòu)。電容型架構(gòu)的DAC主要的問題是分辨率提高帶來的面積開銷過大問題，因此本文采用分段電容陣列DAC。又為了降低高分辨率SAR ADC對電容失配的要求，采用了整數(shù)權(quán)重的冗余結(jié)構(gòu)，降低高分辨率SAR ADC對電容失配的要求的同時，也為校正提供了基礎(chǔ)。校正算法采用目前廣泛采用的LMS算法，為了避免使用額外的參考ADC而帶來的面積和功耗開銷，設(shè)計了采用DEM技術(shù)的準隨機電容陣列。MATLAB中的仿真結(jié)果表明了本設(shè)計良好的校正效果，INL性能得到改善，分辨率提高至12 bit，動態(tài)性能也大幅度提升。

1 分段電容式SAR ADC及其電容失配分析

電荷重構(gòu)型逐次逼近ADC憑借低功耗，模擬功能模塊小，以及有利于縮小尺寸等特點得到快速發(fā)展[1]。由于逐次逼近型模數(shù)轉(zhuǎn)換器不需要運算放大器，使得逐次逼近型ADC相比于其它架構(gòu)的ADC更適合現(xiàn)代互補金屬氧化物半導(dǎo)體(complementary metal oxide semiconductors，CMOS)的工藝演進路線[2]。此外，SAR ADC還具有結(jié)構(gòu)簡單、功耗低、面積小、易集成等特點，因此越來越成為學(xué)者的研究重點，多用于中高精度的應(yīng)用中[3,4]。

1.1 二進制權(quán)重電容陣列SAR ADC

傳統(tǒng)的逐次逼近型ADC一般采用的是二進制電容陣列來實現(xiàn)模數(shù)轉(zhuǎn)換。最高位權(quán)重電容的容值與最低位電容容值之比為2N-1，隨N呈指數(shù)增加，會增大芯片的面積，降低轉(zhuǎn)換速度。為了減小芯片面積，10-12比特的應(yīng)用中多采用由單位電容組成的分段式二進制權(quán)重電容陣列的DAC。大致上，分段式SAR ADC包含兩個電容陣列，用一個橋接電容連接。為了能使得兩個陣列匹配，LSB陣列的總電容要等于MSB陣列的最低權(quán)重電容。這要求橋接電容是一個分數(shù)電容，這很難匹配也很難設(shè)計實現(xiàn)。因此，ADC的線性度會嚴重下降[5]。

傳統(tǒng)的分段電容陣列SAR ADC一般由兩個子二進制電容陣列：LSB陣列和MSB陣列，一個采樣保持器(S & H)，一個比較器，和一個逐次逼近控制模塊組成。圖1是一個N位的帶有橋接結(jié)構(gòu)的SAR ADC示意圖，該ADC的LSB陣列和MSB陣列分別由l個和m個權(quán)重電容組成，l+m=N。

圖1 橋接結(jié)構(gòu)電容陣列式SAR ADC

如圖1所示，低位LSB部分有l(wèi)個權(quán)重電容：Cl～C1，高位MSB部分有m=N-l個權(quán)重電容：Cl+1～CN，兩個子電容陣列通過橋接電容CBR連接，CP為LSB陣列的上極板節(jié)點到地的寄生電容。由于橋接電容CBR的存在，LSB陣列中各電容Ci的等效權(quán)重，等于其設(shè)計權(quán)重(也就是該電容Ci與最小電容C1之比，即Wi=Ci/C1)除以權(quán)重調(diào)整系數(shù)FW，或者說MSB陣列中各電容Ci的等效權(quán)重，等于其設(shè)計權(quán)重(也就是該電容Ci與最小電容C1之比，即Wi=Ci/C1)乘上權(quán)重調(diào)整系數(shù)FW

(1)

正是由于橋接電容CBR的引入，使得MSB陣列的權(quán)重電容容值可以縮減一個系數(shù)FW，很大程度上減小了面積開銷。然而，分段電容結(jié)構(gòu)的共有問題是寄生電容以及分數(shù)橋接電容的失配引起的誤差，導(dǎo)致精確度下降[6]。

然而，當(dāng)電容存在失配問題時，橋接結(jié)構(gòu)會惡化模數(shù)轉(zhuǎn)換器的線性度性能，有效位數(shù)ENOB被限制在10比特以下。實際上，每增加5%的電容失配，模數(shù)轉(zhuǎn)換器的信噪比SNDR會下降3 dB[7]。

1.2 SAR ADC電容失配分析

目前的SAR ADC測試出來精度不高，主要可以歸咎于兩點：寄生誤差和失配誤差。在集成電路加工制造時，由于工藝波動等因素，會造成器件的隨機失配。如果沒有校準，逐次逼近型模數(shù)轉(zhuǎn)換器能夠得到的最大精度是12位。對于12位以上的精度，需要校準技術(shù)來降低電容失配的影響。CMOS器件尺寸按比例縮小使得數(shù)字校準方法具有很大的優(yōu)勢。

一個N比特分辨率的分段式電容陣列SAR ADC，LSB部分由l個權(quán)重電容組成，MSB由m(N-l)個權(quán)重電容組成，理想情況下，各權(quán)重電容Ci之間的關(guān)系符合下式

(2)

其中，C0是理想的單位電容，LSB陣列和MSB陣列的各個電容都有由整數(shù)個單位電容組成的。實際情況中，由于工藝波動等因素，單位電容C0符合均值為1，標(biāo)準差為σu的高斯分布[3]。由單位電容C0組成的各個權(quán)重電容的實際值Ci_act也會偏離理想的電容值Ci。根據(jù)

(3)

σi是第i個權(quán)重電容的失配方差，從上式可以看出來，電容越大，則相應(yīng)的失配越小，因此12比特以下的SAR ADC可以通過采用大電容來降低電容失配。

等效的權(quán)重Wi是權(quán)重電容的電容值和單位電容的電容值之比，也就是

(4)

如果電容失配存在的情況下，那么實際的權(quán)重會偏離設(shè)計權(quán)重，導(dǎo)致相鄰兩個電容的權(quán)重之比不等于設(shè)計值2，實際的權(quán)重用下式計算

(5)

上式等號右邊分為兩個部分，第一項是理想的設(shè)計權(quán)重Wi，第二項是由于電容失配導(dǎo)致的權(quán)重誤差，這一權(quán)重誤差是隨機的，在加工制造之前是無法預(yù)知的。這樣，正確的量化結(jié)果Dact應(yīng)該用下式計算

(6)

但是由于實際的權(quán)重Wi_act無法預(yù)知，所以，在計算量化結(jié)果時，只能用設(shè)計權(quán)重Wi代替實際權(quán)重Wi_act

(7)

由于橋接電容CBR的存在，MSB陣列的等效權(quán)重相比LSB陣列會惡化的更嚴重，這是因為上式的權(quán)重誤差部分全部都放大了一個權(quán)重調(diào)整系數(shù)FW。MSB陣列各權(quán)重電容的實際等效權(quán)重用下式計算

(8)

圖2給出了傳統(tǒng)二進制權(quán)重SAR ADC和采用橋接結(jié)構(gòu)的二進制權(quán)重SAR ADC的INL性能比較。

圖2 橋接結(jié)構(gòu)和傳統(tǒng)電容陣列SAR ADC的INL性能比較

如圖2所示，橋接電容CBR的引入會惡化由于電容失配導(dǎo)致的SAR ADC非線性誤差，因此，高分辨率SAR ADC采用分段電容式結(jié)構(gòu)來降低面積開銷的前提是要消除電容失配的影響。

ADC的精確度主要取決于任意兩個電容的真實的比值，最大的電容失配的允許值完全取決于精確度N?，F(xiàn)在的技術(shù)中心，最大電容失配容許值大約在0.1%。隨著分辨率的提高，要求更小的電容失配方差，意味著對于高分辨率的C-DAC而言，電容的取值和面積將急劇增加。分辨率每增加1 bit，電容匹配的方差就要降低一半，而電容取值及其面積需要增加4倍。從集成的角度考慮，12 bit以上的分辨率已經(jīng)無法通過增加電容面積來滿足匹配要求。這樣，無法消除的電容失配，以及由此導(dǎo)致的Dout相對于Dact的誤差，也就成為提高SAR ADC的一個根本限制因素。

2 非二進制權(quán)重的冗余結(jié)構(gòu)SAR ADC

SAR ADC在原理上是通過對采樣輸入Vin與電容陣列C-DAC上的電壓進行比較，并根據(jù)比較結(jié)果在電容陣列C-DAC建立逐漸逼近采樣輸入Vin的中間電壓，進而得到量化結(jié)果。因此，C-DAC上電壓的準確建立是SAR ADC得以進行正確量化的前提。

傳統(tǒng)的二進制權(quán)重SAR ADC中，每一比特的量化結(jié)果都到在電壓完全建立結(jié)束才可以進行比較，若逐次比較中第n次比較在電壓未完全建立的情況下進行，就會導(dǎo)致比較結(jié)果出錯，相應(yīng)的電壓逼近方向發(fā)生錯誤，由于2n>∑2i，i=(0，1，…，n-1)，即使后續(xù)低位的比較結(jié)果全部正確，并使得逼近電壓方向得到糾正，也無法彌補之前出錯的結(jié)果，這也就意味著ADC的逐次比較沒有正確完成。

為了解決這一問題，可以采用冗余非二進制權(quán)重的電容陣列[8]。非二進制權(quán)重的C-DAC之所以可以避免非線性誤差是因為它允許電壓的不完全建立，這樣即使存在權(quán)重偏差，只要在冗余范圍內(nèi)，低位的量化結(jié)果也可以彌補由于高位權(quán)重誤差導(dǎo)致的量化錯誤[9]。以13比特的非二進制權(quán)重SAR ADC為例，表1是其中一種權(quán)重劃分的可能。

為了保證量化的線性度，要求非二進制權(quán)重的電容陣列中，任意一位電容Ci，其更低位電容的權(quán)重之和∑Cj，j=(0，1,…,i-1)≥該位電容的權(quán)重-1(Ci-1)，等價于相鄰的兩個電容權(quán)重之比≤2，這就要求更多的比較次數(shù)，使得量化輸出可以覆蓋所有的輸入編碼。為了覆蓋所有的輸入編碼，比較周期從13增加到了15。

1、整個更換閥門過程中濾油機、真空泵、電源箱必須設(shè)專人看守，密切關(guān)注濾油機和真空泵的運行狀態(tài)，發(fā)現(xiàn)異常立刻向工作負責(zé)人匯報。

如果電容的權(quán)重偏差在冗余范圍內(nèi)，通常是20%的容錯比例，即

(9)

那么，SAR ADC的量化過程仍然可以完成，得到的量化結(jié)果用下式計算

(10)

上式中，Di是每一個比較周期得到的結(jié)果，對于表1所設(shè)計的非二進制權(quán)重SAR ADC來說，需要15個周期。采用冗余結(jié)構(gòu)可以使SAR ADC在各種誤差存在的情況下，仍然可以正確工作并能夠進行誤差的提取，只要SAR ADC可以得到正確的比較結(jié)果Di，就可以為后續(xù)的權(quán)重誤差提取提供比較的前提，基于此，通過后續(xù)的誤差提取，獲得實際權(quán)重Wi_act，就能對ADC的結(jié)果進行有效校正。

對于冗余結(jié)構(gòu)的13 bit SAR ADC，采用表1的C-DAC編碼，需要15個比較周期，相較于傳統(tǒng)二進制編碼增加了兩次比較與C-DAC建立的時間。但是，考慮冗余結(jié)構(gòu)帶來的精度提升和為誤差提取和校正所創(chuàng)造的條件，其綜合收益是遠遠大于代價的。

表1 13 bit橋接結(jié)構(gòu)非二進制權(quán)重冗余C-DAC陣列電容設(shè)計

即使不考慮精度的收益，由于冗余編碼允許20%左右的輸入容錯，也就是說允許DAC只建立到80%，一階RC網(wǎng)絡(luò)的建立誤差為e-t/τ<20%即可，計算可得，一次建立用時1.6τ，15次建立只需24.0τ。

若采用無冗余設(shè)計，為滿足精度要求，對于MSB要求建立誤差e-t/τ<2-13，所需建立時間為9.0τ，總共建立時間為117.0τ。因此，理論上說采用冗余結(jié)構(gòu)不僅不會因為比較次數(shù)增加而降低速度，反而由于允許DAC的不完全建立而能夠顯著縮短建立時間，提高速度[5]。

3 基于LMS的結(jié)合DEM技術(shù)的校正方法

目前對SAR ADC的校正技術(shù)主要可以分為模擬域的前臺校正和數(shù)字域的后臺校正兩大類。對于傳統(tǒng)的模擬域校正來說，需要一個校正DAC，電路在正常量化模式之前先進入校正模式，對所需校正的所有電容進行測量和量化，根據(jù)特定的校正算法提取所需的校正系數(shù)，并且以誤差碼的形式存儲在寄存器中。待進入正常量化模式后，或是將存儲的誤差碼加到量化后的輸出編碼中，或是通過校正DAC將誤差碼表示的電壓加到主DAC的輸出上，從而達到減小或者消除電容失配的目的，由于模擬域前臺校正需經(jīng)常中斷正常量化模式來進行校正，效率比較低。數(shù)字域的后臺校正技術(shù)優(yōu)勢在于可以通過校正算法實時跟蹤器件參數(shù)的變化，并且不會修改模擬電路的任何參數(shù)以及不增加額外的模擬電路，使得數(shù)字后臺稱為近年來熱門的校正技術(shù)[10]。

3.1 傳統(tǒng)的LMS校正方案

最小均方(least mean square，LMS)算法是一種得到廣泛應(yīng)用的收斂算法。在校正階段，如果ADC輸入信號Vin所對應(yīng)的準確數(shù)字量Dcal已知，而SAR ADC量化結(jié)果為Dout，則可以基于LMS算法對SAR過程中的各電容權(quán)重進行提取。

LMS迭代算法的具體公式如下

error(n)=Dcal(n)-Dout(n)
Wi(n+1)=Wi(n)-μ×error(n)Di(n)

(11)

Dout是基于設(shè)計權(quán)重Wi計算得到的輸出，Dcal是已知的ADC輸入，通過兩者的誤差error以及對應(yīng)各權(quán)重的Di對相應(yīng)權(quán)重進行修正，通過反復(fù)多次的迭代，最終權(quán)重會從初始值，即設(shè)計權(quán)重Wi，收斂到實際值Wi_act。圖3為傳統(tǒng)的采用LMS算法校正的SAR ADC結(jié)構(gòu)圖。

圖3 傳統(tǒng)帶參考DAC的LMS校正方案

上述傳統(tǒng)的LMS算法需要已知的ADC輸入Vin或者量化結(jié)果Dcal，傳統(tǒng)的做法是采用參考ADC或者參考DAC實現(xiàn)。但是，參考ADC增加了額外的面積開銷，復(fù)雜度也提高了。因此，本文提出了C-DAC復(fù)用的方法。

3.2 結(jié)合pure-DEM技術(shù)的LMS校正方案

對于電容陣列結(jié)構(gòu)的SAR ADC而言，其本身自帶了由各權(quán)重電容Ci組成的C-DAC，逐次比較的量化過程就是C-DAC反復(fù)的過程。因此，如果在采樣階段，對C-DAC施加參考數(shù)字信號Dcal，產(chǎn)生參考輸入電壓Vref，就不需要增加額外的參考DAC了。此時，SAR ADC有兩個模式：校正模式和正常工作模式。在校正模式下，首先由外部數(shù)字信號Dcal通過C-DAC產(chǎn)生參考電壓Vref，隨后SAR ADC對產(chǎn)生的參考電壓Vref進行量化，并通過LMS算法對誤差進行校正，待LMS算法收斂，權(quán)重誤差提取完成后，進入正常工作模式，外部輸入Vin通過逐次比較，得到數(shù)字輸出Di，再由正確的權(quán)重加權(quán)求和得到校正后的結(jié)果Dact。

然而，直接對C-DAC中的15個權(quán)重電容施加15 bit的Dcal來產(chǎn)生參考輸入，對誤差提取是無效的。這一做法相當(dāng)于用帶誤差的信號源校正自身的誤差，無論權(quán)重誤差是否存在，在采樣階段用C-DAC陣列直接產(chǎn)生的參考輸入，并在逐次比較階段用同樣的C-DAC進行量化，兩者之間不會存在不一致，也就提取不出誤差，LMS算法無法進行。

本文結(jié)合動態(tài)元件匹配(dynamic element matching，DEM)技術(shù)的C-DAC復(fù)用方法。在采樣階段，基于DEM思想，將元件單元完全打散，也就是說，在此階段，把C-DAC中各權(quán)重電容都分拆成最基本的單元電容，根據(jù)表1，MSB部分有584個單元電容，LSB部分有42個單元電容，若能夠通過外部產(chǎn)生的相互獨立的626個隨機的比特“0”或“1”控制每個單元電容，則產(chǎn)生的整體輸出電壓由各個單元電容的實際值和控制比特決定。雖然單次結(jié)果取決于實際為1的各單元電容容值，但根據(jù)概率理論，其平均值與單個電容的具體值無關(guān)。因此，從大量結(jié)果的平均效果看，DEM后的C-DAC可以看作一個近似理想的DAC，這正是DEM方法的核心思想。

在逐次逼近的量化階段，再將C-DAC電容重組為符合表1的各權(quán)重電容進行逐次逼近量化，再通過逐次比較的結(jié)果，進行LMS迭代計算，即可提取SAR階段C-DAC各權(quán)重電容組合的權(quán)重誤差。

采用完全DEM校正方案的SAR ADC如圖4所示。

圖4 采用完全DEM校正方案的SAR ADC

3.3 結(jié)合pseudo-DEM技術(shù)的LMS校正方案

上述的完全DEM(pure-DEM)方法在原理上是可行的，但是在實現(xiàn)上代價太大，對626個單位電容分別加以控制需要626個開關(guān)，這會大大增加電容陣列的面積和互連的復(fù)雜度，因此需要加以簡化，以提高其可實現(xiàn)性。

為了布局布線的方便，電容陣列一般為矩形，例如對表1中的MSB陣列的584個單位電容采用8*73的陣列，每一列的8個單位電容相連，在列邊界上分別連接一個開關(guān)，控制整列的所有電容，這樣就把MSB陣列的584個開關(guān)縮減到73個開關(guān)。但是此方法也存在問題，當(dāng)某個開關(guān)為“0”或者“1”時，這一列的所有電容都為“0”或“1”，也就是說輸入信號只可能是8的倍數(shù)(0，8，8*2，…，8*72)，這樣產(chǎn)生的輸入信號就失去了隨機性，導(dǎo)致部分權(quán)重電容無法被校正。

因此，本文進一步提出準DEM(pseudo-DEM)方法，也就是將電容陣列拆成76列，每列仍然是8個單位電容，在列邊界進行連接，但并不是每列作為一個電容，電容拆分仍是準隨機的，只是拆分的電容都只連接到某列的邊界以方便連接。將這些拆分電容作為DEM的單位電容進行隨機化，用76個控制比特產(chǎn)生參考電壓。雖然準隨機電容單元遠遠少于完全DEM的626個電容單元，但是由于隨機化，可產(chǎn)生的參考電壓范圍也足夠覆蓋大部分輸入編碼。

圖5是MSB陣列中最高位權(quán)重電容C15的示意圖，如表1所示，C15實際由264個單位電容組成，因此采用的是8*33的陣列。如果不采用準DEM，則此33列電容只能產(chǎn)生(0，8，8*2…,8*32)這些參考電壓。采用準DEM以后，仍然由33個開關(guān)在列邊界控制參考電壓產(chǎn)生，區(qū)別只是8*33電容陣列之間每個電容的連接不同。本設(shè)計中此264個單位電容共組成容值為(11，10，9，8，7，6，5)的33個電容，分別是容值為11的2個，容值為10的5個，容值為9的6個，容值為8的7個，容值為7的6個，容值為6的5個，容值為5的2個，這樣產(chǎn)生的輸入信號具有一定隨機性，可以覆蓋更多的輸入編碼。其余的各權(quán)重電容也按照相似的隨機化進行劃分和連接，雖然少于pure-DEM的626個單位電容，但是其數(shù)量遠遠大于確定型電容陣列的76個權(quán)重電容。

圖5 準隨機權(quán)重DAC中MSB電容陣列的電容劃分

4 仿真結(jié)果

本設(shè)計在MATLAB中進行系統(tǒng)級仿真。采用pseudo-DEM技術(shù)的LMS校正SAR ADC整體結(jié)構(gòu)如圖6所示。其中電容陣列采用表1的設(shè)計，本設(shè)計中的SAR ADC的工作分為兩種模式：校正模式和正常量化模式。電容失配設(shè)為當(dāng)前工藝技術(shù)能實現(xiàn)的0.1%，分別在沒有校正，采用pure-DEM方案校正和pseudo-DEM方案的情況下對13 bit SAR ADC進行了仿真。比較未采用校正方案、采用pure-DEM方案、采用pseudo-DEM方案后，SAR ADC的INL性能。

圖6 結(jié)合pseudo-DEM的LMS校正SAR ADC整體結(jié)構(gòu)

圖7所示的是，同一標(biāo)準差下(σu=0.1%)產(chǎn)生隨機的4組電容失配，比較未矯正前、采用pure-DEM方案、采用pseudo-DEM方案校正后的權(quán)重誤差(Ci-Ci_act)/C0。

圖7 校正前后的權(quán)重失配比較

如圖7所示，未矯正前，實際權(quán)重Wi_act偏離設(shè)計權(quán)重Wi很多，采用pure-DEM和pseudo-DEM校正后，獲得的校正權(quán)重Wi-cal很大程度上向?qū)嶋H權(quán)重Wi_act趨近，因此可以用校正權(quán)重Wi-cal替代設(shè)計權(quán)重Wi來計算量化結(jié)果，從而可以在實際權(quán)重Wi_act無法獲得的情況下，也可以得到較為準確的量化結(jié)果，改善SAR ADC的非線性問題。

圖8是未校正前、采用pure-DEM校正后、采用pseudo-DEM矯正后的INL比較圖。如圖7所示，未校正前，由于電容失配，SAR ADC的INL性能惡化到±30 LSB，采用pure-DEM校正方案和采用pseudo-DEM校正方案后，INL性能分別可以達到-1.29/+1.52 LSB和-1.36/+1.26 LSB。仿真結(jié)果顯示，pure-DEM校正方案和pseudo-DEM校正方案可以達到相近的優(yōu)化效果，而且pseudo-DEM方案相比pure-DEM方案很大程度上降低了面積開銷和互連的復(fù)雜度。因此，pseudo-DEM校正方案可以很好的消除電容失配引入的誤差，而不過多的增加面積和功耗開銷，同時冗余結(jié)構(gòu)的設(shè)計還可以提高轉(zhuǎn)換速率。

圖9是未校正和采用pseudo-DEM校正方案的動態(tài)性能比較。如圖所示，校正前后的SFDR性能分別測得57.1 dB和87.1 dB，SNR性能分別測得56.58 dB和78.92 dB，ENOB性能分別測得7.95 bits和12.0 bits。表2總結(jié)了本文設(shè)計的方案和已有方案之間的性能比較。

圖9 校正前后的動態(tài)性能比較

Ref[2]Ref[9]This work(sim)Resolution/bit101013Sampling Rate/(MS/s)80320200INL(LSB)1.65/0.74-0.43/+0.28-1.36/+1.26SFDR/dB-74.881.6SNR5856.7987.1ENOB/bit9.6-12.0

5 結(jié)束語

SAR ADC的電容陣列失配問題會引起實際權(quán)重偏離設(shè)計權(quán)重，導(dǎo)致SAR ADC的線性度惡化。本文采用了冗余的非二進制權(quán)重結(jié)構(gòu)和基于LMS算法，并結(jié)合偽隨機動態(tài)DAC復(fù)用技術(shù)的校正方案來消除電容失配的影響。仿真結(jié)果顯示，通過結(jié)合pseudo-DEM技術(shù)的LMS算法的校正以后，13比特SAR ADC可以獲得良好的INL性能，ENOB也可達到12.0比特。

參考文獻：

[1]Li Zhe,Lu Yuxiao,Mo Tingting.Calibration for split capacitor DAC in SAR ADC[C]//IEEE 10th International Confe-rence on ASIC(ASICON).Shenzhen:IEEE,2013:1-4.

[2]Lin YZ,Liu CC,Huang GY,et al.A 9-bit 150-MS/s subrange ADC based on SAR architecture in 90-nm CMOS[J].IEEE Transactions on Circuits and Systems I:Regular Papers,2013,60(3):570-581.

[3]Juan-Carlos Pena-Ramos,Marian Verhelst.Split-delta back-ground calibration for SAR ADCs[J].IEEE Transactions on circuits and systems—II: Express Briefs,IEEE,2017,64(2):221-225.

[4]Choi Yongsuk,Kim Yong-Bin,Jung In-Seok.A 100MS/s 10-bit split-SAR ADC with capacitor mismatch compensation using built-in calibration[C]//IEEE 25th North Atlantic Test Workshop.Providence:IEEE,2016:1-5.

[5]Albert H Chang,Lee Hae-Seung,Duane Boning.A 12b 50 MS/s 2.1mW SAR ADC with redundancy and digital background calibration[C]//Proceedings of the ESSCIRC.Bucharest:IEEE,2013:109-112.

[6]Chen Huabin,Xiang Jixuan,Chen Chixiao,et al.A foreground digital calibration by switching control scheme for A 12-bit SAR ADC[C]//12th IEEE International Conference on Solid-State and Integrated Circuit Technology.Guilin:IEEE,2014:1-3.

[7]Anh Trong Huynh,Hoa Thai Duong,Hoang Viet Le,et al.Design of a capacitive DAC mismatch calibrator for split SAR ADC in 65 nm CMOS[C]//Asia-Pacific Microwave Confe-rence Proceedings.IEEE,2013:503-505.

[8]Liu C-C,Kuo C-H,Lin Y-Z.A 10 bit 320 MS/s Low-Cost SAR ADC for IEEE 802.11ac applications in 20nm CMOS[J].Solid-State Circuits,IEEE,2015,50(11):2645-2654.

[9]Liu Wenbo,Huang Pingli,Chiu Yun.A 12-bit 45-MS/s 3-mW redundant successive approximation register analog-to-digi-tal converter with digital calibration[J].IEEE Journal of So-lid-State Circuits,2011,46(11):2661-2672.

[10]Xu R,Liu B,Yuan J.Digitally calibrated 768-kS/s 10-b minimum-size SAR ADC array with dithering[J].Solid-State Circuits,IEEE,2012,47(9):2129-2140.