郭紅霞， 丁李利， 范如玉， 姚志斌，羅尹虹， 張鳳祁， 張科營(yíng)， 趙 雯

(西北核技術(shù)研究所, 西安 710024; 強(qiáng)脈沖輻射環(huán)境與效應(yīng)國(guó)家重點(diǎn)實(shí)驗(yàn)室, 西安 710024)

任何一個(gè)復(fù)雜系統(tǒng)總是由相對(duì)簡(jiǎn)單的子系統(tǒng)組成的，全系統(tǒng)的功能是由這些子系統(tǒng)的功能來保證的，子系統(tǒng)的功能又是由組成子系統(tǒng)的單元器件的性能來實(shí)現(xiàn)的[1]。各個(gè)子系統(tǒng)的電離輻射響應(yīng)范圍不一樣，導(dǎo)致整個(gè)系統(tǒng)受限于最薄弱單元電路的失效水平，本文通過數(shù)值模擬和試驗(yàn)，分析研究了不同敏感單元電路的偏置及工作模式，預(yù)測(cè)了整個(gè)電子系統(tǒng)的抗電離輻射效應(yīng)能力。

FPGA具有可靠性高、靈活性好、研制周期短等獨(dú)特的技術(shù)優(yōu)勢(shì)，廣泛地應(yīng)用在衛(wèi)星系統(tǒng)中。同時(shí)，由于FPGA內(nèi)部資源豐富、結(jié)構(gòu)復(fù)雜、造價(jià)昂貴，單純通過實(shí)驗(yàn)室模擬手段難以全面評(píng)估其抗輻射性能。FPGA的抗輻射性能預(yù)測(cè)技術(shù)已成為器件生產(chǎn)廠家與應(yīng)用單位急需解決的關(guān)鍵技術(shù)。預(yù)測(cè)技術(shù)是通過一種方法和數(shù)值模擬軟件，依據(jù)FPGA的材料與結(jié)構(gòu)工藝參數(shù)及輻射效應(yīng)原理和損傷規(guī)律，根據(jù)少量的樣本試驗(yàn)，以較高的科學(xué)置信度給出在已知輻射環(huán)境中FPGA的抗輻射能力。將一個(gè)FPGA芯片分解成若干個(gè)功能塊，每個(gè)功能塊又分解成若干個(gè)基本單元。研究這些基本單元的抗輻射性能和它們?cè)谡麄€(gè)電路中的作用，是預(yù)測(cè)技術(shù)研究的基礎(chǔ)。

針對(duì)總劑量效應(yīng)，應(yīng)用線性系統(tǒng)在輻照環(huán)境中性能裕度變窄的概念開展工作。首先對(duì)FPGA進(jìn)行全面測(cè)試，找出最可能的失效模式，檢測(cè)出易損功能模塊；然后從FPGA中分離出該功能模塊進(jìn)行隔離測(cè)試與分析，基于一定樣本量的單管總劑量試驗(yàn)，對(duì)器件的損傷過程建立物理模型進(jìn)行準(zhǔn)確描述[2-3]；最后在已知模塊電路工作過程中各個(gè)子模塊相互關(guān)系的基礎(chǔ)上，自下而上分析電路功能隨累積吸收劑量的變化[4]。

通過研究，可以為器件的用戶方提供在一定輻射環(huán)境下的FPGA器件抗輻射能力閾值、裕量和不確定度。同時(shí)，通過模擬實(shí)驗(yàn)和數(shù)值模擬相結(jié)合的手段，給器件研制方提供輻射損傷的薄弱環(huán)節(jié)以及敏感單元和路徑，提出加固措施，改善器件的抗輻射能力。研究工作的開展將對(duì)大規(guī)模集成電路抗輻射加固能力評(píng)估有很好的推動(dòng)作用。

1 SRAM型FPGA總劑量效應(yīng)實(shí)驗(yàn)研究

對(duì)特征工藝尺寸為0.25 μm的30萬門SRAM型國(guó)產(chǎn)FPGA開展了總劑量試驗(yàn)。輻照過程中，實(shí)時(shí)采集器件內(nèi)核及I/O端口的電源電流。輻照到5×104rad(Si)后，每隔一定吸收劑量對(duì)器件進(jìn)行重新寫入，驗(yàn)證器件是否能正常配置，如圖1所示，配置失效的閾值<1×105rad(Si),約為7×104～8×104rad(Si)[5]。

(a) Current of core power supply

(b) Current of I/O power supply 圖1 FPGA電源電流隨吸收總劑量的變化情況Fig.1 Operating current of FPGA vs. total absorbed dose

器件在累積吸收劑量不斷增加的輻射環(huán)境中工作時(shí)，隨著工作時(shí)間的增加，器件受到的吸收劑量水平不斷增加，輻射損傷就逐漸地顯現(xiàn)出來，導(dǎo)致器件性能的特征參數(shù)改變，從而改變了器件乃至系統(tǒng)電路的工作狀態(tài)。當(dāng)這種改變超過了允許的范圍時(shí)，器件或系統(tǒng)電路就無法正常工作，這體現(xiàn)為自下而上的制約關(guān)系。

該部分工作也可以描述為建立連接輻射環(huán)境下器件敏感參數(shù)變化與電路功能退化之間的性能通道。即首先構(gòu)建引入吸收劑量與偏置條件的單管器件總劑量效應(yīng)損傷模型，接下來代入待分析電路的網(wǎng)表中進(jìn)行電路分析計(jì)算，通過電路仿真研究各個(gè)子電路模塊對(duì)總劑量效應(yīng)的響應(yīng)情況，最后利用仿真的結(jié)果就可以判定各個(gè)子模塊的總劑量效應(yīng)敏感性，解析得到易損功能模塊的損傷機(jī)制。

通過分析全芯片總劑量輻照測(cè)試的結(jié)果與現(xiàn)象，可得到SRAM型FPGA最可能的失效模式及最敏感模塊電路。從實(shí)測(cè)結(jié)果可以看出，F(xiàn)PGA在總劑量效應(yīng)作用下最易出現(xiàn)的失效表征是不能重新配置和無法完成上電初始化操作，而在上述功能失效發(fā)生時(shí)， FPGA中配置存儲(chǔ)器的數(shù)據(jù)存儲(chǔ)、讀出和編程所實(shí)現(xiàn)配置電路的輸出功能卻均保持正常。因此，F(xiàn)PGA上電啟動(dòng)和配置過程的相關(guān)操作與所涉及電路是待分析的重點(diǎn)[6]。

圖2所示為待研究國(guó)產(chǎn)FPGA的上電啟動(dòng)和配置流程圖?？梢詫⒄麄€(gè)流程劃分為4部分：1)上電復(fù)位或外部提供復(fù)位信號(hào)，清空配置存儲(chǔ)器和全局寄存器；2)下載碼流并寫入各配置存儲(chǔ)器，完成編程過程；3)判斷CRC校驗(yàn)結(jié)果是否正常；4)啟動(dòng)FPGA。各部分操作的正確與否可以通過查看狀態(tài)信號(hào)的變化加以判定，狀態(tài)信號(hào)包括INIT、GSR和Done信號(hào)。INIT信號(hào)在過程1)結(jié)束時(shí)被置高，而在過程3)出錯(cuò)的情況下被重新置低；GSR為內(nèi)部觸發(fā)器的全局復(fù)位信號(hào)，在整個(gè)過程2)被執(zhí)行時(shí)有效；Done信號(hào)用于表征整個(gè)重新配置過程的完成?？傊?，INIT信號(hào)出錯(cuò)說明清空配置存儲(chǔ)器、全局寄存器的操作失敗或者CRC校驗(yàn)出現(xiàn)錯(cuò)誤，INIT信號(hào)正常而Done信號(hào)出錯(cuò)則說明對(duì)內(nèi)部觸發(fā)器進(jìn)行全局復(fù)位時(shí)出現(xiàn)錯(cuò)誤。

總之，F(xiàn)PGA不能重新配置的失效原因可以確定為對(duì)配置存儲(chǔ)器與全局寄存器進(jìn)行復(fù)位時(shí)出現(xiàn)錯(cuò)誤，對(duì)內(nèi)部觸發(fā)器進(jìn)行復(fù)位時(shí)出現(xiàn)錯(cuò)誤或CRC校驗(yàn)出現(xiàn)錯(cuò)誤。與此相關(guān)的電路包括上電復(fù)位電路、全局寄存器復(fù)位操作相關(guān)電路、內(nèi)部觸發(fā)器復(fù)位操作相關(guān)電路、CRC計(jì)算電路及CRC寄存器等。

根據(jù)全局芯片的總劑量輻照實(shí)驗(yàn)已經(jīng)篩選出了最可能失效的模塊電路，如圖3中用深色標(biāo)注所示。下文將著重分析這些相關(guān)電路的正常工作表征和基本組成。

全局復(fù)位操作相關(guān)電路的正常工作表征是能夠產(chǎn)生上電復(fù)位信號(hào)，且對(duì)應(yīng)的瞬時(shí)電流脈沖低于限值。其底層子電路包括POR上電復(fù)位電路、全局寄存器和配置存儲(chǔ)器。CRC校驗(yàn)電路的正常工作表征是校驗(yàn)最終結(jié)果全為 “0”，其底層子電路包括異或門、D觸發(fā)器、或非門和與非門等。邏輯單元電路CLB的正常工作表征是能夠?qū)崿F(xiàn)運(yùn)算并按照正常時(shí)序?qū)懭胼敵龃鎯?chǔ)值，其底層子電路包括LUT、D觸發(fā)器和傳輸管。配置存儲(chǔ)器讀寫電路的正常工作表征是能夠向特定地址SRAM單元寫入“0”、“1”值，并能夠從特定地址SRAM單元中讀取之前寫入的值，其底層子電路包含SRAM單元、譯碼器所需邏輯門、靈敏放大器和數(shù)據(jù)端輸入輸出轉(zhuǎn)換等。

最終得到的芯片系統(tǒng)層次劃分結(jié)果如圖4所示，共分為4個(gè)層次，模塊電路與組成模塊電路的子電路將是進(jìn)一步分層計(jì)算評(píng)價(jià)時(shí)的重點(diǎn)研究對(duì)象。

圖2 SRAM型FPGA的上電啟動(dòng)和配置流程圖Fig.2 Startup and configration of SRAM-based FPGA

圖3 SRAM型FPGA的工作流程及相關(guān)模塊電路Fig.3 Working procedure and related block circuits of SRAM-based FPGA

圖4 結(jié)合全局總劑量輻照實(shí)驗(yàn)前期簡(jiǎn)化后得到的芯片系統(tǒng)層次劃分結(jié)果Fig.4 Simplified hierarchical results of the chip system regarding to the early experiment of total dose irradiation

2 總劑量器件模型的構(gòu)建

在生產(chǎn)了與FPGA相同工藝、具有不同寬長(zhǎng)比的一定樣本量的nMOS與pMOS管的基礎(chǔ)之上，開展總劑量實(shí)驗(yàn)并詳細(xì)測(cè)試特性曲線的變化。測(cè)試方案必須涵蓋器件模型的提取所要求的各種偏置條件，即在MOS晶體管的柵極、漏極、源極與襯底接觸間添加的是掃描式覆蓋型偏壓，這與常規(guī)總劑量實(shí)驗(yàn)不同，大大增加了測(cè)試的復(fù)雜性。單管實(shí)驗(yàn)得到的數(shù)據(jù)將用于構(gòu)建總劑量輻射效應(yīng)模型。

器件尺寸減小后，簡(jiǎn)單地調(diào)整閾值電壓并不能表征單管的總劑量效應(yīng)，厚的場(chǎng)氧隔離層(STI)俘獲過剩載流子產(chǎn)生的氧化層陷阱電荷和界面態(tài)陷阱后，引發(fā)明顯的漏電流增大現(xiàn)象，關(guān)斷電流大大增加，甚至可從原來的1×10-10A增加至1×10-5A。

圖5為Vds=0.1 V時(shí)，不同吸收劑量下的Ids-Vgs特性曲線的變化情況。

圖5 不同吸收劑量下的Ids-Vgs特性曲線Fig.5 Evolution of Ids-Vgs characteristics at various absorbed doses

可以看出，吸收劑量累積一定值后，器件的電學(xué)特性已經(jīng)不再符合單個(gè)晶體管特性，nMOS管的泄漏電流值明顯增大[5]。所以，單純地修改閾值電壓并不能反映總劑量引入的影響。根據(jù)仿真結(jié)果，參考相關(guān)文獻(xiàn)資料，該部分采取在晶體管主電流通道上并聯(lián)一個(gè)隨偏置情況不同而變化的電流源，實(shí)現(xiàn)對(duì)泄漏電流的描述[6-7]，而閾值電壓和其他器件參數(shù)的變化，則通過模型提取軟件重新提取器件模型的方式獲取。

3 性能通道的構(gòu)建

通過構(gòu)建性能通道，可確定前期確定的各類可能失效模式的功能參數(shù)能夠在正常工作的范圍之內(nèi)，當(dāng)各個(gè)功能參數(shù)嚴(yán)格位于性能通道內(nèi)部時(shí)，就可以判定系統(tǒng)工作正常。

數(shù)字電路可能的失效類型包括3種，分別是：1) 邏輯功能失效。邏輯“0”輸出低電平值VOL過大，導(dǎo)致后級(jí)電路將其甄別為邏輯“1”；邏輯“1”輸出高電平值VOH過小，導(dǎo)致后級(jí)電路將其甄別為邏輯“0”。2) 時(shí)序失效。針對(duì)時(shí)序電路而言，由于節(jié)點(diǎn)電容帶來時(shí)序延遲導(dǎo)致波形畸變，最終導(dǎo)致俘獲了錯(cuò)誤的邏輯電平值。3) 電流失效。電路的功耗電流持續(xù)增大，超出了設(shè)定的限值。從總劑量輻照測(cè)試結(jié)果可以看出，當(dāng)電路發(fā)生功能失效時(shí)，其功耗電流增長(zhǎng)并不是非常明顯，所以可以排除電流失效的可能性。不管是邏輯功能失效還是時(shí)序失效，最終的失效表征都是俘獲了輸出錯(cuò)誤的邏輯電平值。失效閾值的選取主要考慮的是后級(jí)電路的接受能力。

根據(jù)設(shè)定的閾值，首先確定子電路的正常工作范圍，包括：1) SRAM單元：能夠存儲(chǔ)高低電平(存儲(chǔ)靜態(tài)噪聲容限>0.1 V)，能夠正確讀出高低電平(讀出靜態(tài)噪聲容限>0.05 V)；2) 異或門：最劣輻照與測(cè)試偏置下(輻照雙端輸入分別為0,1，測(cè)試雙端輸入分別為1,0)能夠正常輸出高電平>1.04 V；3) 與非門：最劣輻照與測(cè)試偏置下(輻照雙端輸入全為高電平，測(cè)試雙端輸入全為低電平)能夠正常輸出高電平>1.04 V；4) LUT：最劣輻照與測(cè)試偏置下輸出高電平>1.04 V；5) 或非門：最劣輻照與測(cè)試偏置下(輻照雙端輸入全為高電平，測(cè)試雙端輸入全為低電平)能夠正常輸出高電平>1.04 V；

其次確定模塊電路的正常工作范圍，包括：1) 全局復(fù)位操作相關(guān)電路：上電復(fù)位信號(hào)能夠正常輸出(轉(zhuǎn)變點(diǎn)電壓<2.5 V)；全局復(fù)位時(shí)電流脈沖峰值<1 A；2) CRC校驗(yàn)電路：CRC計(jì)算寄存器輸出至CRC寄存器后比較得到的高電平>1.04 V 。3) 邏輯單元電路CLB：最劣輻照與測(cè)試偏置下(測(cè)試時(shí)選中待輸出的CSRAM與輻照時(shí)不同)LUT輸出高電平>1.04 V；4) 配置存儲(chǔ)器電路：SRAM單元的讀出靜態(tài)噪聲容限值>0.1 V。

4 分層次仿真計(jì)算

通過電路仿真定量判斷各個(gè)子系統(tǒng)的性能參數(shù)是否位于所有定義的通道內(nèi)，構(gòu)建考慮總劑量效應(yīng)的器件模型和完備的總劑量效應(yīng)電路模擬方法[8]，見圖6。根據(jù)已經(jīng)構(gòu)建的考慮總劑量效應(yīng)的單管模型，在已知單管模型中總劑量效應(yīng)敏感參數(shù)分布形式的基礎(chǔ)上，獲取各電路系統(tǒng)的輸出功能參數(shù)值所對(duì)應(yīng)的分布形式。首先在累積吸收劑量已設(shè)定的情況下，對(duì)器件的具體敏感參數(shù)進(jìn)行MC抽樣，利用電路模擬工具定量計(jì)算每次抽樣下對(duì)應(yīng)的電路功能參數(shù)輸出值，并且對(duì)n次抽樣得到的數(shù)值求取均值及其不確定度。

圖6 引入總劑量效應(yīng)后的電路仿真示意圖Fig.6 Schematic of circuit simulation after introduction of total ionizing dose effects

5 X射線微束實(shí)驗(yàn)

常用于器件輻射效應(yīng)研究的地面微束模擬源可以分為重離子微束、激光微束和X射線微束。其中重離子微束和激光微束與單粒子效應(yīng)研究相關(guān)，X射線微束與總劑量效應(yīng)研究相關(guān)，X射線微束應(yīng)用于集成電路總劑量效應(yīng)研究越來越廣泛，原因在于待研究芯片中常常包含多種電路類型和不同的組成部分，全局輻照能夠得到的失效信息非常有限，不利于進(jìn)一步開展損傷機(jī)制分析、敏感單元甄別和針對(duì)性的加固設(shè)計(jì)等研究。

微束試驗(yàn)在北京同步輻射裝置----北京高能物理所正負(fù)電子對(duì)撞機(jī)產(chǎn)生的同步輻射光源上的X射線熒光分析實(shí)驗(yàn)站進(jìn)行，輻照環(huán)境為裝置提供的聚焦X射線束，束斑尺寸為20 μm×20 μm，光子能量為15 keV。輻照過程中可通過鋁箔屏蔽的方式調(diào)整束流強(qiáng)度。X射線經(jīng)過鋁箔、束流監(jiān)測(cè)用探測(cè)器(電離室)、聚焦毛細(xì)管后入射到芯片表面，見圖7。

圖7 微束試驗(yàn)平臺(tái)Fig.7 Setup of the X-ray microbeam test setup

依據(jù)全局輻照的測(cè)試結(jié)果可以看出，F(xiàn)PGA在總劑量效應(yīng)作用下最易出現(xiàn)的失效表征是不能重新配置和無法完成上電初始化操作，上電啟動(dòng)和配置過程的相關(guān)操作與所涉及的電路是待分析的重點(diǎn)。通過微束輻照手段，針對(duì)CLB、BRAM、IOB、POR和DLL進(jìn)行了區(qū)域輻照，測(cè)試發(fā)現(xiàn)，POR模塊電路的部分區(qū)域受到輻照后，整個(gè)芯片發(fā)生了類似于全局輻照下SRAM型FPGA的總劑量效應(yīng)的失效現(xiàn)象，由此可以推斷，POR模塊電路是整個(gè)芯片的總劑量效應(yīng)的薄弱環(huán)節(jié)，在加固設(shè)計(jì)中需要進(jìn)行重點(diǎn)防護(hù)。

利用X射線微束輻照測(cè)試方法，通過對(duì)SRAM型FPGA的不同模塊電路進(jìn)行分區(qū)域輻照，發(fā)現(xiàn)國(guó)產(chǎn)FPGA最易發(fā)生的總劑量效應(yīng)失效模式是進(jìn)行全局操作時(shí)對(duì)應(yīng)的電流失效，引發(fā)失效的位置為POR模塊電路。該結(jié)論解釋了全局輻照失效現(xiàn)象中的不能重新配置和無法上電復(fù)位兩類失效表征。

6 結(jié)論

以SRAM型FPGA的總劑量效應(yīng)為例，建立了大規(guī)模集成電路抗輻射性能預(yù)測(cè)技術(shù)。編制了針對(duì)單管和單元電路的總劑量效應(yīng)模擬計(jì)算程序，實(shí)現(xiàn)了對(duì)SRAM型FPGA從單管到功能模塊的總劑量效應(yīng)輻射損傷數(shù)值模擬?；趯?duì)輻射損傷機(jī)理的認(rèn)識(shí)與對(duì)輻射損傷模型的分析，建立了單管總劑量效應(yīng)損傷敏感參數(shù)的提取方法，利用輻照實(shí)驗(yàn)對(duì)模型進(jìn)行了驗(yàn)證和確認(rèn)。構(gòu)建了SRAM型FPGA的總劑量效應(yīng)敏感參數(shù)性能通道，給出了各個(gè)功能模塊在不同累積吸收劑量下，敏感參數(shù)的閾值、裕量及其不確定度分布。

[1]賴祖武. 抗輻射電子學(xué): 輻射效應(yīng)及加固原理[M]. 北京： 國(guó)防工業(yè)出版社, 1998: 48-56. (LAI Zu-wu. Anti-Radiation Electronics: The Principle of Radiation and Hardening[M]. Beijing: National Denfense Industry Press, 1998: 48-56.)

[2]趙雯, 郭紅霞, 何寶平, 等. 運(yùn)算放大器總劑量輻射效應(yīng)的PSPICE模擬計(jì)算[J]. 核電子與探測(cè)技術(shù), 2010, 30(10): 1 296-1 301.(ZHAO Wen, GUO Hong-xia, HE Bao-ping, et al. Simulation by PSPICE for the total radiation dose effects of operational amplifiers[J]. Nuclear Electronics & Detection Technology, 2010, 30(10): 1 296-1 301.)

[3]孟志琴, 郝躍, 唐瑜, 等. 深亞微米 nMOSFET 器件的總劑量電離輻射效應(yīng)[J]. 半導(dǎo)體學(xué)報(bào), 2007, 28(2): 241-245. (MENG Zhi-qin, HAO Yue, TANG Yu, et al. Total ionizing dose effects of deep submicron nMOSFET devices[J]. Chinese Journal of Semiconductors, 2007, 28(2): 241-245.)

[4]呂蔭學(xué), 劉夢(mèng)新, 羅家俊, 等. 輻照加固的500 MHz鎖相環(huán)設(shè)計(jì)[J]. 半導(dǎo)體技術(shù), 2011, 36(1): 49-54.( LYU Yin-xue, LIU Meng-xin, LUO Jia-jun, et al. Design of radiaiton hardened 500 MHz phase-locked loop [J]. Semiconductor Technology, 2011, 36(1): 49-54.)

[5]DING L L, GUO H X, CHEN W, et al. Development of TID-aware MOSFET model and its application[C]// RADECS, 2010.

[6]MIKKOLA E O, VERMEIRE B, PARKS H G. VHDL-AMS modeling of total ionizing dose radiation effects on CMOS mixed signal circuits[J]. IEEE Trans Nucl Sci, 2007, 54(4): 929-934.

[7]BROTHERS C P, PUGH R D. Simulating total-dose and dose-rate effects on digital microelectronics timing delays using VHDL[J]. IEEE Trans Nucl Sci, 1995, 42 (6): 1 628-1 635.

[8]TU R, LUM G, PAVAN P, et al. Simulating total-dose radiation effects on circuit behavior[C]// IEEE 32nd International Reliability Physics Symposium, 1994: 344-350.