牛勝普，唐 鶴，李澤宇，陳科全，彭析竹，張 波

（電子科技大學(xué)，成都 610054）

1 引言

隨著現(xiàn)代CMOS工藝的發(fā)展，器件特征尺寸逐步降低，芯片功耗面積逐步下降，低功耗高速高精度ADC實(shí)現(xiàn)成為可能。但工藝進(jìn)步帶來(lái)的并非全是優(yōu)點(diǎn)，對(duì)于模擬電路來(lái)說(shuō)，工藝進(jìn)步帶來(lái)的缺點(diǎn)同樣明顯。CMOS器件特征尺寸降低，模擬電路電源電壓進(jìn)一步下降，受此影響作為模擬電路中關(guān)鍵電路的運(yùn)算放大器，其重要指標(biāo)諸如高增益、寬帶寬、寬線(xiàn)性輸入范圍也越來(lái)越難以同時(shí)實(shí)現(xiàn)[1]。通信系統(tǒng)中常用的高速高精度ADC如流水線(xiàn)ADC中所用關(guān)鍵運(yùn)放也越來(lái)越難以實(shí)現(xiàn)。高速高精度流水線(xiàn)ADC中運(yùn)算放大器通常無(wú)法同時(shí)滿(mǎn)足信號(hào)建立速度和建立精度的要求，往往犧牲信號(hào)建立精度以保證建立速度，從而使得流水線(xiàn)ADC關(guān)鍵模塊乘法數(shù)模轉(zhuǎn)換器（MDAC）產(chǎn)生增益誤差。MDAC增益誤差如果不加以校準(zhǔn)將會(huì)嚴(yán)重影響流水線(xiàn)ADC諸如ENOB、SNDR、SFDR等關(guān)鍵指標(biāo)[2]。

高速高精度流水線(xiàn)ADC校準(zhǔn)算法研究由來(lái)已久，目前校準(zhǔn)算法大致可以分為前臺(tái)校準(zhǔn)算法和后臺(tái)校準(zhǔn)算法。前臺(tái)校準(zhǔn)算法例如LMS校準(zhǔn)算法[3]，校準(zhǔn)時(shí)需要打斷ADC的正常工作，但其校準(zhǔn)精度較高，一般對(duì)ADC模擬部分改動(dòng)較小，ADC模擬部分設(shè)計(jì)復(fù)雜度較低。后臺(tái)校準(zhǔn)算法如PN碼偽隨機(jī)噪聲注入校準(zhǔn)算法[4]，校準(zhǔn)時(shí)不需要打斷ADC正常工作，可實(shí)時(shí)跟蹤校準(zhǔn)，但其往往需要ADC模擬設(shè)計(jì)做出相應(yīng)調(diào)整，增加了模擬電路設(shè)計(jì)的復(fù)雜度。本文所提出的基于最小量化誤差流水線(xiàn)ADC校準(zhǔn)算法屬于前臺(tái)校準(zhǔn)算法。

本論文基于最小量化誤差原理，通過(guò)逐級(jí)搜索流水線(xiàn)ADC每級(jí)增益，進(jìn)而對(duì)流水線(xiàn)ADC輸出數(shù)據(jù)進(jìn)行還原，對(duì)還原后的信號(hào)進(jìn)行快速傅里葉變換分析，當(dāng)有效位數(shù)等指標(biāo)滿(mǎn)足要求時(shí)即可認(rèn)為增益校準(zhǔn)正確，從而實(shí)現(xiàn)流水線(xiàn)ADC校準(zhǔn)。通過(guò)本文校準(zhǔn)算法校準(zhǔn)后的ADC ENOB可達(dá)13.20 bit，SNDR可達(dá)81.23 dB，SFDR可達(dá)87.99 dB，積分非線(xiàn)性（INL）最大為1 LSB，微分非線(xiàn)性（DNL）在正負(fù)0.1 LSB之間。與未校準(zhǔn)的ADC相比，ADC各項(xiàng)性能指標(biāo)提升顯著。

2 校準(zhǔn)算法設(shè)計(jì)背景

流水線(xiàn)ADC中結(jié)構(gòu)如圖1所示，輸入信號(hào)經(jīng)采樣保持電路采樣后送入流水線(xiàn)單元ADC，各單元ADC在雙相不交疊時(shí)鐘的控制下交替進(jìn)行采樣和余差放大。在單元ADC內(nèi)部，采樣相時(shí)信號(hào)同時(shí)經(jīng)乘法數(shù)模轉(zhuǎn)換器MDAC和子ADC采樣，子ADC通過(guò)比較產(chǎn)生數(shù)字碼Di；保持相時(shí)Di經(jīng)MDAC與輸入信號(hào)相減產(chǎn)生余差，MDAC對(duì)余差進(jìn)行放大，余差經(jīng)放大后送入下一級(jí)，作為下一級(jí)的輸入信號(hào)。圖2[5]為傳統(tǒng)流水線(xiàn)ADC中MDAC的結(jié)構(gòu)示意圖，MDAC輸入輸出關(guān)系如公式(1)、(2)所示：

圖1 傳統(tǒng)流水線(xiàn)ADC中結(jié)構(gòu)示意圖

圖2 傳統(tǒng)流水線(xiàn)ADC中MDAC結(jié)構(gòu)示意圖[5]

3 最小量化誤差校準(zhǔn)算法原理與實(shí)現(xiàn)

3.1 最小量化誤差校準(zhǔn)算法原理

如圖3所示，對(duì)于N位流水線(xiàn)ADC，信號(hào)經(jīng)過(guò)采樣保持電路流入第一級(jí)Stage1，采樣相時(shí)信號(hào)同時(shí)被子ADC和MDAC采樣，信號(hào)經(jīng)子ADC比較產(chǎn)生數(shù)字輸出Di；保持相時(shí)，數(shù)字碼Di經(jīng)MDAC中DAC還原并與輸入信號(hào)做差，然后放大產(chǎn)生余差電壓Vres。在此過(guò)程中，子ADC對(duì)輸入信號(hào)量化會(huì)產(chǎn)生量化誤差εq。其輸入輸出關(guān)系如式（3）、（4）所示：

圖3 流水線(xiàn)ADC第N級(jí)量化模型

圖4 流水線(xiàn)ADC系統(tǒng)量化模型

由公式(6)可知，當(dāng)經(jīng)過(guò)校準(zhǔn)后，校準(zhǔn)出流水線(xiàn)ADC每級(jí)增益Gdi與實(shí)際增益Gi越接近，Dout與Vin之間誤差越小，即量化誤差越小，校準(zhǔn)精度越高。

從公式(6)可以發(fā)現(xiàn)第一級(jí)的量化誤差εq1比第二級(jí)量化誤差εq2對(duì)Dout影響大，第二級(jí)量化誤差εq2比第三級(jí)量化誤差εq3對(duì)Dout影響大，后面幾級(jí)依此類(lèi)推。因此，我們一般從校準(zhǔn)第一級(jí)增益Gain1開(kāi)始從前往后逐級(jí)校準(zhǔn)每級(jí)增益。

3.2 最小量化誤差校準(zhǔn)算法實(shí)現(xiàn)

本文基于MATLAB程序校準(zhǔn)流水線(xiàn)ADC每級(jí)增益。

公式(7)將第二至最后一級(jí)所有Dout等效為第一級(jí)模擬輸出Vout1，其中最后一級(jí)Flash ADC數(shù)字輸出Dout(Flash)利用公式(8)還原成其模擬輸入Vin(Fiash),其中m指Flash ADC位數(shù)。利用Vout1和數(shù)字輸出Dout1進(jìn)行還原得到Vin1，對(duì)還原后的Vin1進(jìn)行快速傅里葉變換FFT分析，計(jì)算有效位數(shù)ENOB。對(duì)Gain1每個(gè)取值計(jì)算得到的ENOB進(jìn)行保存，最終對(duì)所有第一級(jí)增益取值對(duì)應(yīng)的ENOB進(jìn)行分析，ENOB最大值所對(duì)應(yīng)的增益值即為第一級(jí)增益Gain1，認(rèn)為此時(shí)第一級(jí)增益即為第一級(jí)實(shí)際增益。

對(duì)于固定步長(zhǎng)的取值，步長(zhǎng)越小則需要校準(zhǔn)的次數(shù)越多，校準(zhǔn)越精確，但需要時(shí)間越長(zhǎng)，本論文校準(zhǔn)精度取萬(wàn)分之一；對(duì)于每一級(jí)增益從理想值左右兩側(cè)以固定步長(zhǎng)取值的次數(shù)，在不低于一萬(wàn)次時(shí)一般不會(huì)出錯(cuò)，出錯(cuò)的容忍范圍較大。

對(duì)于第二級(jí)增益Gain2的校準(zhǔn)類(lèi)似。校準(zhǔn)第二級(jí)增益時(shí)需把除第一級(jí)外的其他級(jí)增益設(shè)置為理想增益值，第二級(jí)增益Gain2從理想值左右兩側(cè)以固定步長(zhǎng)取值，第二級(jí)增益Gain2每取一個(gè)值則利用校準(zhǔn)公式(7)將第三至最后一級(jí)所有Dout等效為第二級(jí)模擬輸出Vout2，利用Vout2和數(shù)字輸出Vout2進(jìn)行還原得到Vout1，然后繼續(xù)利用校準(zhǔn)公式(7)對(duì)Vout1進(jìn)行還原得到Vin1，對(duì)Vout1進(jìn)行還原得到Vin1時(shí)用到的Gain1是利用第一步已經(jīng)校準(zhǔn)得到的Gain1。對(duì)還原后的Vin1進(jìn)行FFT分析，計(jì)算ENOB。對(duì)于Gain2每個(gè)取值計(jì)算得到的ENOB進(jìn)行保存。最終對(duì)所有第二級(jí)增益值對(duì)應(yīng)的ENOB進(jìn)行分析，ENOB最大值所對(duì)應(yīng)的增益值即為第二級(jí)增益Gain2，認(rèn)為此時(shí)第二級(jí)增益即為第二級(jí)實(shí)際增益。

對(duì)于第三級(jí)、第四級(jí)以及第N-1級(jí)增益的校準(zhǔn)方法與第二級(jí)增益校準(zhǔn)方法類(lèi)似。

當(dāng)把流水線(xiàn)ADC前N-1級(jí)增益校準(zhǔn)后，還原得到流水線(xiàn)ADC的輸入信號(hào)Vin，對(duì)還原后的Vin進(jìn)行FFT分析，計(jì)算得到ENOB、THD、SFDR，即可得知流水線(xiàn)ADC的系統(tǒng)性能。

利用最小量化誤差增益校準(zhǔn)算法校準(zhǔn)流水線(xiàn)ADC每級(jí)增益，對(duì)于流水線(xiàn)ADC每級(jí)增益范圍要求低，每級(jí)低增益依然可以實(shí)現(xiàn)較高校準(zhǔn)的精度。此外，本算法具有高效快速準(zhǔn)確的特點(diǎn)，能夠?qū)崿F(xiàn)流水線(xiàn)快速精確校準(zhǔn)，從而提高流水線(xiàn)ADC的系統(tǒng)性能。

4 仿真結(jié)果

本論文所設(shè)計(jì)流水線(xiàn)ADC最小量化誤差校準(zhǔn)算法可校準(zhǔn)流水線(xiàn)ADC采樣速度從低速（kHz）到高速（GHz），有效位數(shù)從8 bit到15 bit。以基于SMIC55LL工藝流片實(shí)現(xiàn)的如圖5所示的14 bit 250 Msps流水線(xiàn)ADC校準(zhǔn)為例，如圖6、圖7所示，在輸入信號(hào)頻率110 MHz、采樣信號(hào)頻率250 MHz的情況下，校準(zhǔn)后流水線(xiàn)ADC DNL比校準(zhǔn)前明顯下降。

圖5 14 bit 250 Msps流水線(xiàn)ADC結(jié)構(gòu)

圖6 14 bit 250 Msps流水線(xiàn)ADC校準(zhǔn)前DNL

圖7 14 bit 250 Msps流水線(xiàn)ADC校準(zhǔn)后DNL

圖8 、圖9為校準(zhǔn)前后流水線(xiàn)ADC的INL。校準(zhǔn)后流水線(xiàn)ADC INL相比校準(zhǔn)前由超過(guò)20個(gè)LSB下降到不到1個(gè)LSB。

圖8 14 bit 250 Msps流水線(xiàn)ADC校準(zhǔn)前INL

圖9 14 bit 250 Msps流水線(xiàn)ADC校準(zhǔn)后INL

圖10 和圖11以及表1為校準(zhǔn)前后的動(dòng)態(tài)參數(shù)變化。校準(zhǔn)后流水線(xiàn)ADC SNDR相比校準(zhǔn)前由35.35 dB提升至81.23 dB，SFDR由44.07 dB提升至87.99 dB，THD由45.37 dB提升至85.79 dB。由以上分析可知，基于最小量化誤差校準(zhǔn)流水線(xiàn)ADC，可明顯提高流水線(xiàn)ADC的靜態(tài)性能和動(dòng)態(tài)性能。

圖10 14 bit 250 Msps流水線(xiàn)ADC校準(zhǔn)前動(dòng)態(tài)參數(shù)

圖11 14 bit 250 Msps流水線(xiàn)ADC校準(zhǔn)后動(dòng)態(tài)參數(shù)

表1 14 bit 250 Msps流水線(xiàn)ADC校準(zhǔn)前后動(dòng)態(tài)參數(shù)變化

5 結(jié)論

本論文提出了一種基于最小量化誤差流水線(xiàn)ADC校準(zhǔn)的算法，通過(guò)逐級(jí)搜索流水線(xiàn)ADC每級(jí)增益使得流水線(xiàn)ADC總量化誤差達(dá)到最小，從而使得流水線(xiàn)ADC有效位數(shù)（ENOB）最大，完成校準(zhǔn)。本文提出的校準(zhǔn)算法應(yīng)用于一款14 bit 250 Msps的流水線(xiàn)ADC，經(jīng)校準(zhǔn)后ADC ENOB可達(dá)13.20 bit，信噪失真比SNDR可達(dá)81.23 dB，無(wú)雜散動(dòng)態(tài)范圍SFDR可達(dá)87.99 dB，同時(shí)ADC靜態(tài)特性、動(dòng)態(tài)性能均得到明顯改善。

參考文獻(xiàn)：

[1]Sansen W M C.Analog Design Essentials[M].Springer US,2006∶181-220.

[2]F Maloberti.Data converters[M].Springer Netherlands,2007∶47-76.

[3]Yun R,Qin Y,Signell S.LMS-based calibration of pipelined ADCsincluding linearand nonlinearerrors[C].European Conference on Circuit Theory and Design.IEEE,2007∶348-351.

[4]梁上泉.流水線(xiàn)模數(shù)轉(zhuǎn)換器偽隨機(jī)序列注入后臺(tái)快速數(shù)字校準(zhǔn)技術(shù)研究[D].合肥：合肥工業(yè)大學(xué),2011∶50-64.

[5]Ahmed I.Pipelined ADC Design and Enhancement Techniques[M].Springer Netherlands,2010∶20-23.

[6]彭蓓.結(jié)合數(shù)字校正技術(shù)的納米CMOS流水線(xiàn)ADC設(shè)計(jì)[D].北京：北京工業(yè)大學(xué),2011∶20-21.

[7]Behzad Razavi.Design of Analog CMOS Integrated Circuits[M].西安：西安交通大學(xué)出版社,2002∶138-161.

[8]B D Sahoo,B A Razavi.10-b 1-GHz 33-mW CMOS ADC[J].IEEE Journal of Solid-State Circuits,2013,48(6)∶1442-1452.