劉勇聰,王建業(yè),連 振
(空軍工程大學(xué)防空反導(dǎo)學(xué)院,西安 710051)
超寬帶雷達(dá)和通信系統(tǒng)的迅速發(fā)展對(duì)模數(shù)轉(zhuǎn)換器(ADC)采樣速率的要求越來(lái)越高。而采樣保持電路(THC)可大幅度提高ADC的動(dòng)態(tài)性能,在設(shè)計(jì)超高速ADC時(shí),THC是必不可少的部分,其直接決定ADC的采樣速率、帶寬、線(xiàn)性度等性能。隨著采樣速率的增加,ADC內(nèi)部的失調(diào),尤其是比較器失調(diào)越發(fā)明顯,嚴(yán)重影響ADC整體性能,因此,消除ADC高速采樣時(shí)的失調(diào)量十分必要。在已有的失調(diào)消除技術(shù)中,文獻(xiàn)[1-2]介紹了電阻平均失調(diào)對(duì)消技術(shù),文獻(xiàn)[3]采用電容平均消除失調(diào)技術(shù),而文獻(xiàn)[4]則運(yùn)用綜合電阻、電容平均技術(shù)來(lái)消除失調(diào),文獻(xiàn)[5]采用數(shù)字修調(diào)技術(shù)消除失調(diào)量。本文從THC和比較器結(jié)構(gòu)出發(fā),通過(guò)采樣電容存儲(chǔ)失調(diào)量,來(lái)抵消比較器失調(diào)電壓,實(shí)現(xiàn)失調(diào)對(duì)消。相比于已有的失調(diào)對(duì)消技術(shù),其在電路復(fù)雜度上具有明顯優(yōu)勢(shì),減小了物理實(shí)現(xiàn)的難度。并且在綜合性能上,也優(yōu)于其他失調(diào)對(duì)消技術(shù)。
傳統(tǒng) THC 有閉環(huán)[6]和開(kāi)環(huán)結(jié)構(gòu)[7],由于閉環(huán)結(jié)構(gòu)的反饋電路將限制ADC的采樣速度,高速ADC中的THC一般使用如圖1所示的開(kāi)環(huán)結(jié)構(gòu):
由S采樣開(kāi)關(guān),CH保持電容,輸入緩沖A1與輸出緩沖A2共同構(gòu)成THC。由采樣保持電路陣列組成的預(yù)放大電路作為鎖存比較器的前端,可改善ADC對(duì)輸入信號(hào)的敏感度,減少比較時(shí)間,提高速度。傳統(tǒng)Flash ADC前端結(jié)構(gòu)如圖2所示:
傳統(tǒng)ADC結(jié)構(gòu)中,無(wú)論是采用電阻,電容平均技術(shù)消除失調(diào),還是采用數(shù)字修調(diào)技術(shù),都需要加入復(fù)雜的額外電路,物理實(shí)現(xiàn)起來(lái)較為困難,功耗也會(huì)隨之增加。而本文設(shè)計(jì)的消除失調(diào)的THC在幾乎不增加電路復(fù)雜度的前提下,實(shí)現(xiàn)了失調(diào)對(duì)消,并且加入的開(kāi)關(guān)電容電路也幾乎不增加功耗。
在設(shè)計(jì)傳統(tǒng)THC時(shí),需要考慮線(xiàn)性度。而具有失調(diào)對(duì)消的THC在實(shí)現(xiàn)高速采樣和保持的同時(shí),由于采用全差分結(jié)構(gòu),本身就具有高線(xiàn)性度。其基本結(jié)構(gòu)如圖3所示:
不同于傳統(tǒng)的THC,具有失調(diào)對(duì)消的THC的保持電容和采樣開(kāi)關(guān)的位置改變,兩級(jí)預(yù)放大器不僅可提高比較器鎖存速度,而且可通過(guò)時(shí)鐘控制采樣開(kāi)關(guān) S1、S2,實(shí)現(xiàn)電路工作相位 φ1,φ2的交替變換從而消除電路的失調(diào)量。相位φ1時(shí),對(duì)輸入信號(hào)與失調(diào)分量進(jìn)行采樣放大,而在相位φ2時(shí),只對(duì)失調(diào)分量進(jìn)行反向采樣放大,一個(gè)時(shí)鐘周期中,相位φ1和φ2的輸出累加便可消去電路的失調(diào)分量,實(shí)現(xiàn)失調(diào)對(duì)消。
通過(guò)電路工作相位交替變換,實(shí)現(xiàn)電路失調(diào)對(duì)消的具體過(guò)程如下:
電路工作在相位φ1時(shí),開(kāi)關(guān)S1閉合,S2斷開(kāi),THC等效電路如圖4所示。THC前級(jí)對(duì)輸入信號(hào)進(jìn)行采樣放大,后級(jí)對(duì)失調(diào)信號(hào)Vioff進(jìn)行采樣放大,輸入信號(hào)Vin存儲(chǔ)在電容CA1和CA2中,失調(diào)信號(hào)Vioff存儲(chǔ)在電容CB1和CB2中。在相位φ1時(shí),輸出Vout為:
當(dāng)開(kāi)關(guān)S1斷開(kāi),S2閉合,電路工作在相位φ2時(shí),此時(shí)THC等效電路如下頁(yè)圖5所示。
由于輸入端被短接,此時(shí)無(wú)信號(hào)分量,只對(duì)失調(diào)分量Vioff進(jìn)行采樣,由于Vcm被短接,所采樣的失調(diào)量Vioff被反向放大,后級(jí)對(duì)φ1時(shí)的采樣信號(hào)Vin和失調(diào)分量Vioff進(jìn)行同相傳輸,而對(duì)失調(diào)分量Vioff進(jìn)行反向采樣。相位φ2時(shí),輸出Vout等效為:
當(dāng)相位φ1,φ2交替變換時(shí),對(duì)信號(hào)Vin和失調(diào)分量Vioff都可進(jìn)行放大,而在相位φ2時(shí),只對(duì)失調(diào)分量Vioff進(jìn)行采樣,由于輸入端和Vcm被短接,失調(diào)分量被反向放大,結(jié)合式(1)和式(2)可知,累加之后的Vout變成了:
由式(3)可知,失調(diào)量理論上可被完全消除。
前級(jí)雙差分輸入放大器的電路組成如圖6所示:
其中,交叉耦合MOS電容的引入可以對(duì)消密勒電容,減小輸入阻抗。開(kāi)關(guān)S1,S2可通過(guò)時(shí)鐘控制,從而實(shí)現(xiàn)相位φ1,φ2的交替變換。
后級(jí)差分輸入放大器組成如圖7所示:
其中,S2的加入可以減少S1閉合時(shí),耦合到輸出端的電荷。為提高電路工作速度,開(kāi)關(guān)S1選擇共源共柵開(kāi)關(guān)電路[8],開(kāi)關(guān)S2的與之對(duì)應(yīng)相位相反。電路實(shí)現(xiàn)如圖8所示。
通過(guò)改變MOS管M1的柵壓Vg來(lái)控制開(kāi)關(guān)S1。通過(guò)引入Cascode結(jié)構(gòu),可提高M(jìn)1導(dǎo)通時(shí)的電流,加快了后級(jí)采樣電容的充電速度。同時(shí),對(duì)時(shí)鐘信號(hào)電壓擺幅的要求也降低了。
采用UMC 0.18um CMOS工藝,對(duì)應(yīng)用失調(diào)對(duì)消THC的Flash ADC進(jìn)行輸入為500 mVp-p,頻率為200 MHz~1 000 MHz的信號(hào)在2 GHz時(shí)鐘頻率進(jìn)行仿真。由于Flash ADC一個(gè)時(shí)鐘周期可以完成一次采樣,所以該ADC采樣速率為2 GS/s。圖9表示不同頻率輸入信號(hào)下無(wú)雜散動(dòng)態(tài)范圍(SFDR),信號(hào)-噪聲和失真比(SINAD)的仿真結(jié)果。
仿真結(jié)果表明,在2 GS/s的采樣速率下,所得出的SFDR基本穩(wěn)定在45.0 dB以上,而SINAD在輸入為700 MHz頻率出現(xiàn)最低值,也能達(dá)到33.1 dB。
圖10表示有效位數(shù)(ENOB)在不同輸入頻率下的仿真結(jié)果。
可以看出,不同輸入頻率下的ENOB基本穩(wěn)定在5.4 bits左右。
通過(guò)以上仿真結(jié)果可以看出,F(xiàn)lash ADC的動(dòng)態(tài)性能隨輸入信號(hào)的變化而基本保持穩(wěn)定,由此可知失調(diào)分量Voff得到了有效的抑制。
為驗(yàn)證具有失調(diào)對(duì)消THC對(duì)Flash ADC動(dòng)態(tài)性能的提升,選取800 MHz輸入信號(hào)時(shí)仿真結(jié)果與傳統(tǒng)Flash ADC進(jìn)行對(duì)比,仿真結(jié)果如表1所示:
表1 與傳統(tǒng)THC仿真結(jié)果比較
相比較于傳統(tǒng)ADC,應(yīng)用失調(diào)對(duì)消THC的Flash ADC的SFDR,SINAD分別提高了 8.26 dB,3.14 dB,ENOB也提高了0.52 bits。證實(shí)了具有失調(diào)對(duì)消THC對(duì)高速ADC動(dòng)態(tài)性能的提高。
與已有的失調(diào)對(duì)消技術(shù)進(jìn)行比較,THC結(jié)構(gòu)對(duì)消的方法也具有一定的優(yōu)勢(shì)。其仿真動(dòng)態(tài)性能參數(shù)如表2所示:
表2 與不同失調(diào)對(duì)消技術(shù)仿真結(jié)果比較
本文介紹了一種具有失調(diào)對(duì)消的THC結(jié)構(gòu),該THC不僅可提高ADC的動(dòng)態(tài)性能,而且在實(shí)現(xiàn)和功耗上更具有優(yōu)勢(shì)。隨著ADC采樣速率不斷地提高,具有失調(diào)對(duì)消的THC對(duì)進(jìn)一步提高ADC的采樣速率、動(dòng)態(tài)性能有著非常重要的意義。對(duì)于失調(diào)失配較為嚴(yán)重的多通道ADC,具有失調(diào)對(duì)消的THC也具有一定的參考意義。
參考文獻(xiàn):
[1]GUAY N G,HANSEN C W,ROBINSON C D,et al.Improving module temperature measurements using averaging resistive temperature devices[C]//Photovoltaic Specialists Conference(PVSC),2016:3132-3134.
[2]LI X J,YANG Y T,ZHU Z M.A 1.8V 100MS/s 10-bit pipelined folding A/D converter with 9.49 ENOB at nyquist frequency[C]//2011 IEEE 9th International Conference ASIC(ASICON),2012:476-479.
[3]LEE P C,LIN J Y,HSIEH C C.A 0.4 V 1.94 fJ/conversion-step 10 bit750 kS/s SAR ADC with Input-Range-Adaptive Switching [J].IEEE Transactions on Circuits and Systems I:Regular Papers,2016,63(12):2149-2157.
[4]FAN S Q,TANG H,ZHAO H.Enhanced offset averaging technique for flash ADC design [J].Tsinghua Science and Technology,2011,16(3):285-289.
[5]YAOJJ,LIUJ,LEEH.Bulkvoltagetrimmingoffsetcalibration for high-speed flash ADCs [J].IEEE Transactions on Circuit sandSystems-II.ExpressBriefs,2010,57(2):110-114.
[6]BOUVIER Y,OUSLIMANI A,KONCZYKOWSKA A.A 40 GSamples/s InP-DHBT track-and-hold amplifier with high dynamic range and large bandwidth[C]//IEEE,IET International Symposium on Communication Systems,Networks and Digital Signal Processing(CSNDSP),2012:1-4.
[7]LIU Y C,CHANG H Y,HUANG S Y,et al.Design and analysis ofCMOS high-speed high dynamic-rangetrack-and-hold amplifiers[J].IEEE Transactions on Microwave Theory and Techniques,2015:63(9):2841-2853.
[8]HEATHER O,ANAND G.A 20 GS/s 1.2 V 0.13 μm CMOS switched cascode track-and-hold amplifier [J].IEEE Transactions on Circuits and Systems-II:Express Briefs,2010,57(7):512-516.
[9]BA-RO-SAIM S,CHANG K L,WAN K,et al.A 6 bit 2 GS/s flash-assisted time-interleaved(FATI)SAR ADC with background offset calibration [C]//IEEE Asian Solid-State Circuits Conference(ASSCC),2013:281-284.
[10]VASSOU C H,MOUNTRICHAS L,SISKOS S.A NMOS bulk voltage trimming offset calibration technique for a 6-bit 5GS/s flash ADC [C]//2012 IEEE International Instrumentation and Measurement Technology Conference(I2MTC),2012,pp:13-16.
[11]MARINA Z,SEYED A Z,MARVIN O.Digitally programmable offset compensation of comparators in flash ADCs for hybrid ADC architectures[C]//2015 IEEE 58th International Midwest Symposium on Circuits and Systems(MWSCAS),2015:2-5.