賴琮霖

（中國(guó)電信股份有限公司廣東研究院，廣東 廣州 510630）

1 無(wú)線通信技術(shù)發(fā)展概述

近年，無(wú)線通信技術(shù)在蓬勃發(fā)展。任何一種新的無(wú)線通信技術(shù)都需要在實(shí)際的信道中測(cè)試驗(yàn)證通過(guò)后方可商用。而目前，隨著許多頻段陸續(xù)商用，實(shí)地的信道測(cè)試會(huì)對(duì)正常通行用戶造成干擾。取而代之的則是采用計(jì)算機(jī)仿真驗(yàn)證的形式，其實(shí)現(xiàn)方式簡(jiǎn)單、容易監(jiān)測(cè)，被廣泛采用，但其仿真速度往往與計(jì)算機(jī)性能有很大關(guān)系，并且存在計(jì)算機(jī)與實(shí)際設(shè)備的兼容性等問(wèn)題。無(wú)線信道模擬器的出現(xiàn)可以彌補(bǔ)計(jì)算機(jī)仿真的不足，將信道模型從計(jì)算機(jī)上轉(zhuǎn)移到可編程芯片上，利用高速的FPGA芯片實(shí)現(xiàn)并行高速仿真，界面友好可觀，調(diào)試方便。

2 信道模型

通常多徑信道采用延時(shí)抽頭結(jié)構(gòu)模型，多條單路徑衰落經(jīng)過(guò)相對(duì)時(shí)延求和，得到總的信道響應(yīng)[1-4]，即：

式（1）中s(t)是輸入信號(hào)，h(t)是信道沖擊響應(yīng)Al(t)表示幅度響應(yīng)，φl(shuí)(t)表示相位響應(yīng)，τl是第l路的時(shí)延，共L條路徑。

每條單路徑信道選用通信信道中常見(jiàn)的瑞利衰落信道，其特點(diǎn)是瑞利概率分布的包絡(luò)和均勻分布的相位。單路徑衰落信道建模為窄帶隨機(jī)過(guò)程，一般有3種建模方法：（1）時(shí)域?yàn)V波法；（2）頻域變換法；（3）Jakes算法。方法1適合多普勒頻率、濾波器帶寬較窄的衰落信道建模，但其利用到時(shí)域卷積，計(jì)算量大；方法2將時(shí)域卷積轉(zhuǎn)換到頻域相乘，比方法1降低了復(fù)雜度，但是其不適合窄帶、多普勒頻移較小的情形。方法3最為理想，也是本文所采用的，可以對(duì)任意多普勒頻移的情形進(jìn)行建模[1-4]。

4路路徑Jakes信道模型如圖1所示[5-9]。

Jakes提出如下的Rayleigh衰落信道仿真模型[1-4]。

圖1 多徑瑞利衰落信道系統(tǒng)模型

式中hI(t),hQ(t)分別為同向與正交路，M為路徑數(shù)，N=4×M+2，an,bn為第n路的路徑增益，fn為第n路頻率。為符合廣義平穩(wěn)要求，得到改進(jìn)模型[1-4]：

式中θ，φ，ψn是[-π,π)上獨(dú)立同分布的均勻隨機(jī)變量。Jakes模型可采用I/Q 正交調(diào)制器的實(shí)現(xiàn)方法[5-9]，如圖2所示。

隨機(jī)數(shù)是產(chǎn)生高斯噪聲源的前提，Matlab可以利用函數(shù)randn，而基于FPGA的設(shè)計(jì)只能利用偽隨機(jī)信號(hào)替代。當(dāng)偽隨機(jī)信號(hào)樣本越接近無(wú)窮大，它便越接近完全的隨機(jī)信號(hào)。高斯噪聲源的產(chǎn)生方法一般有如下幾種：平方取和法、查表發(fā)、物理法等，本研究采用線性同余法[10]。分為兩步：

圖2 單徑瑞利衰落器模塊

產(chǎn)生(0,1)之間均勻分布的隨機(jī)數(shù)，公式如下：

其中ni+1是分布在（0,1）間的均勻分布隨機(jī)數(shù)，a為常數(shù)，c是一個(gè)增量不斷變化，m是一個(gè)模數(shù)，初值x0可為任意非負(fù)整數(shù)。

變換為高斯分布隨機(jī)數(shù)，如式（10）所示。

得到幅度隨高斯分布的隨機(jī)序列輸出zi。文獻(xiàn)[9]將求得的隨機(jī)序列乘上a*m，使得高斯隨機(jī)數(shù)的均值等于0，方差為(a*m)2，同時(shí)考慮了路徑本身產(chǎn)生的衰落因子a。獲得的隨機(jī)序列通過(guò)低通濾波器，產(chǎn)生固定頻段內(nèi)的高斯噪聲。低通濾波器的作用是產(chǎn)生落在固定頻段內(nèi)的高斯噪聲，時(shí)域利用平衡調(diào)制器將信號(hào)源和噪聲相乘，將噪聲加載到信號(hào)源上。頻域相卷，頻率展寬，從而仿真出具有多普勒現(xiàn)象的環(huán)境。濾波器的截止頻率由移動(dòng)體的移動(dòng)平均速度v和信號(hào)源的載波頻率f0（事實(shí)上是載波波長(zhǎng)λ0）決定。移動(dòng)臺(tái)運(yùn)動(dòng)產(chǎn)生的最大多普勒頻移fm，即低通濾波器的截止頻率由如下式（11）得到：

單徑瑞利衰落系統(tǒng)中平衡調(diào)制器利用乘法器實(shí)現(xiàn)，合成器利用加法器實(shí)現(xiàn)，90度相移利用積分器，將cos轉(zhuǎn)化為sin。

3 模塊設(shè)計(jì)

本設(shè)計(jì)采用Altera的Cyclone1代芯片EP1C6Q240C8的基本配置，50 MHz頻率的晶振，一上電就可以工作，可以支持在線測(cè)試。芯片有5 980個(gè)LEs（邏輯單元），92160比特的隨機(jī)存取存儲(chǔ)器（Random Access Memory，RAM），2個(gè)相同步邏輯（Phase Locked Logic，PLL），共有185個(gè)引腳。

文獻(xiàn)[11—14]綜合給出了一種基于模型的設(shè)計(jì)方法，大大提高研究開(kāi)發(fā)的效率。延時(shí)信息和衰減系數(shù)會(huì)隨著仿真環(huán)境的不同而不同，由配置文件產(chǎn)生。根據(jù)無(wú)線信道數(shù)學(xué)模型布局Simulink block，然后利用編譯工具DSP Builder將Simulink模塊圖轉(zhuǎn)換成對(duì)應(yīng)的HDL代碼，再用綜合工具將HDL代碼建立出工程文件，調(diào)用HIL模塊將工程文件放入其中，下載現(xiàn)場(chǎng)可編程門陣列（Field-Programmable Gate Array，F(xiàn)PGA）板，形成硬件模型，如圖3—4所示。

圖3 無(wú)線信道模擬器系統(tǒng)流程

圖4 基于FPGA+Simulink整機(jī)模塊

輸入信號(hào)由Simulink產(chǎn)生，本設(shè)計(jì)輸入采用調(diào)幅波（Amplitude Modulation，AM），利用Simulink工具完成布局設(shè)計(jì)和在線測(cè)試。

4 仿真流程與結(jié)果

4.1 仿真流程

根據(jù)圖2的信道模型與式(8—11)編寫仿真代碼。對(duì)4種環(huán)境（鄉(xiāng)村、典型市區(qū)、惡劣地區(qū)、山區(qū)）進(jìn)行仿真[4]，時(shí)延擴(kuò)展。

經(jīng)計(jì)算得4個(gè)環(huán)境中的相干帶寬，按順序分別是1 070 kHz，112 kHz，65 kHz，754 kHz。對(duì)于基帶帶寬為100 kHz，理論上只有惡劣地區(qū)環(huán)境會(huì)發(fā)生頻率選擇性衰落，而鄉(xiāng)村地形、典型市區(qū)和山區(qū)地形則沒(méi)有明顯的變化。

4.2 瑞利衰落信道Matlab仿真結(jié)果

瑞利衰落信道Matlab仿真結(jié)果如圖5所示。

Matlab仿真結(jié)果顯示典型市區(qū)和惡劣地區(qū)發(fā)生了頻率選擇性衰落，頻譜圖內(nèi)中心頻率兩邊頻帶有不同程度的衰減，其中惡劣地區(qū)更為嚴(yán)重。對(duì)應(yīng)時(shí)間域上，都導(dǎo)致了一定碼間干擾。山區(qū)環(huán)境和鄉(xiāng)村環(huán)境由于相干帶寬遠(yuǎn)大于信號(hào)基帶帶寬，并沒(méi)有發(fā)生嚴(yán)重的頻率選擇性衰落。

5 基于FPGA的瑞利衰落信道仿真結(jié)果

選擇典型市區(qū)地形，其相干帶寬為112 kHz。設(shè)置載波為5 MHz的AM波，輸入信號(hào)頻率是100 kHz。

如圖6所示，當(dāng)調(diào)制頻率在100 kHz的時(shí)候，此時(shí)帶寬比較接近于相干帶寬（112 kHz），有個(gè)別頻率發(fā)生了失真，呈現(xiàn)出無(wú)線信道對(duì)不同頻率的衰減不同。在時(shí)域上表現(xiàn)為AM波的碼間發(fā)生混疊。結(jié)果與Matlab仿真的典型市區(qū)近似。

6 結(jié)語(yǔ)

針對(duì)目前業(yè)界對(duì)高效的無(wú)線通信系統(tǒng)測(cè)試的要求，本文采用模型設(shè)計(jì)方法，研究設(shè)計(jì)一種基于FPGA和Simulink技術(shù)的無(wú)線信道模擬器。FPGA芯片的并行處理方便快捷，Simulink界面友好適合推廣。與計(jì)算機(jī)仿真作對(duì)比，方案可以近似無(wú)誤差地模擬無(wú)線信道模型，而且更為高效。本文工作說(shuō)明了在FPGA上模擬無(wú)線信道是有效可行的。

圖5 發(fā)射信號(hào)調(diào)制頻率在100 kHz時(shí)，接收信號(hào)時(shí)域圖與頻域圖

圖6 市區(qū)地形調(diào)制頻率100 kHz：發(fā)射與接收波形，發(fā)送信號(hào)頻譜，接收信號(hào)頻譜

[參考文獻(xiàn)]

[1]吳偉陵，牛凱.移動(dòng)通信原理[M].2版.北京：電子工業(yè)出版社，2010.

[2]蘭帕特.無(wú)線通信原理與應(yīng)用[M].2版.周文安，譯.北京：電子工業(yè)出版社，2006.

[3]周炯槃，龐沁華，續(xù)大我，等.通信原理[M].3版.北京：北京郵電大學(xué)出版社，2008.

[4]李建東，郭梯云，鄔國(guó)揚(yáng).移動(dòng)通信[M].4版.西安：西安電子科技大學(xué)出版社，2007.

[5]吳國(guó)杭，劉敬濤.信道模擬器的設(shè)計(jì)與FPGA實(shí)現(xiàn)[J].今日電子，2003（11）：19-21.

[6]胡圣領(lǐng).基于FPGA的無(wú)線信道模擬器設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2012（5）：108-109.

[7]高巖，李永會(huì)，張其善.基于FPGA的移動(dòng)通信衰落信道的建模與實(shí)現(xiàn)[J].北京航空航天大學(xué)學(xué)報(bào)，2000（4）：377-380.

[8]陳星宇，安建平，葉佩軍.一種移動(dòng)通信信道模擬器的設(shè)計(jì)與實(shí)現(xiàn)[J].無(wú)線電工程，2002（2）：23-26.

[9]羅翔，于宏毅.移動(dòng)通信信道仿真器的FPGA設(shè)計(jì)與實(shí)現(xiàn)[J].信息工程大學(xué)學(xué)報(bào)，2003（3）：30-33.

[10]夏陽(yáng)，范紅旗，盧再奇，等.3種高斯隨機(jī)序列的FPGA實(shí)現(xiàn)分析[J].現(xiàn)代電子技術(shù)，2011（17）：10-14.

[11]劉杰.基于模型的設(shè)計(jì)Qsys篇[M].北京：機(jī)械工業(yè)出版社，2012.

[12]劉學(xué)勇.詳解Matlab/Simulink通信系統(tǒng)建模與仿真[M].北京：電子工業(yè)出版社，2011.

[13]李穎，薛海斌，朱伯立，等.Simulink 動(dòng)態(tài)系統(tǒng)建模與仿真[M].3版.西安：西安電子科技大學(xué)出版社，2009.

[14]徐向民，邢曉芬.數(shù)字系統(tǒng)設(shè)計(jì)及VHDL實(shí)踐[M].北京：機(jī)械工業(yè)出版社，2007.