陳鐘鵬,華 玲

（中國電子科技集團(tuán)公司第五十八研究所，江蘇無錫 214072）

1 引言

直接數(shù)字頻率合成 (DDS)技術(shù)是從相位概念出發(fā)，直接合成所需要波形的一種新的頻率合成技術(shù)。由于建立時(shí)間快、相位可連續(xù)性變化、轉(zhuǎn)換時(shí)間快、頻率精度高、頻帶寬等優(yōu)點(diǎn)，在當(dāng)今電子系統(tǒng)中得到了廣泛應(yīng)用[1～2]。DDS的一個(gè)重要應(yīng)用領(lǐng)域是相控陣?yán)走_(dá)T/R組件，一個(gè)相控陣?yán)走_(dá)T/R組件中需要用到數(shù)百乃至上萬片單片DDS芯片，即使不同芯片間由統(tǒng)一的時(shí)鐘來驅(qū)動(dòng)同步工作，但由于芯片內(nèi)部電路的延遲不同，仍會(huì)影響不同通道間的同步。將多個(gè)DDS集成在同一個(gè)芯片中可有效解決這種不同步現(xiàn)象。因此，本文設(shè)計(jì)了一款多通道DDS芯片，內(nèi)部集成四個(gè)DDS核及四通道DAC，每個(gè)核都可以進(jìn)行獨(dú)立的頻率、相位、幅度控制，可以靈活校準(zhǔn)由于對(duì)模擬信號(hào)的濾波、功放以及PCB布線相關(guān)的不匹配造成的信號(hào)失配。并且所有的通道共用同一個(gè)時(shí)鐘，內(nèi)在同步，并對(duì)DDS內(nèi)核使用的CORDIC算法進(jìn)行改進(jìn)，有效降低芯片功耗。

2 基本原理

2.1 單路DDS原理介紹

單路DDS電路的原理框圖如圖1所示。數(shù)字化的頻率信息（頻率字FTW）首先通過相位累加器轉(zhuǎn)換成相位信息，轉(zhuǎn)換方法就是每個(gè)系統(tǒng)時(shí)鐘在初始相位信息上加上頻率字FTW，當(dāng)其和大于2N時(shí)溢出，完成一個(gè)周期的變化。

相幅轉(zhuǎn)換器最初是利用查找ROM表來實(shí)現(xiàn)一個(gè)周期的正弦或者余弦波形。將所有函數(shù)采樣2N個(gè)點(diǎn)存放在ROM中并量化為W位的幅度值，然后用相位累加器結(jié)果作為地址控制輸出。故隨著保留的相位位數(shù)的增加，這種實(shí)現(xiàn)方法所需要的硬件資源成指數(shù)級(jí)增加，在這種背景下，CORDIC算法作為一種全新的頻率合成技術(shù)得到越來越廣泛的應(yīng)用。

圖1 單通道DDS電路的原理框圖

2.2 CORDIC算法原理

1959年Jack E Volder首次提出了CORDIC（Coordinate Rotation Digital Computer）。這個(gè)算法是由一個(gè)通用的向量旋轉(zhuǎn)變換推導(dǎo)而來的[3～4]。

在極坐標(biāo)圖中，由（X0，Y0）旋轉(zhuǎn)到（X，Y）的旋轉(zhuǎn)公式為：

其中的旋轉(zhuǎn)角度A可以通過n次來實(shí)現(xiàn)，根據(jù)CORDIC算法n次旋轉(zhuǎn)的公式轉(zhuǎn)換為：

其中，Sn表示角度旋轉(zhuǎn)的方向：

2-n是第n次旋轉(zhuǎn)角度的正切值，即tan(θ)=2-n。Zn+1表示還需要旋轉(zhuǎn)的角度。式（1）中，如果令X0=1，Y0=0，那么X=cos A，Y0=sin A。可見CORDIC算法可以通過一系列的移位和加（減）法運(yùn)算來生成正余弦波形。

2.3 DAC電路

DAC電路用于將DDS內(nèi)核產(chǎn)生的以數(shù)字信號(hào)表示的信號(hào)波轉(zhuǎn)換成以模擬信號(hào)表示的信號(hào)波形。DAC的類型很多，按照加權(quán)網(wǎng)絡(luò)實(shí)現(xiàn)方法的不同可分為電壓定標(biāo)型、電荷定標(biāo)型和電流定標(biāo)型[5]。本設(shè)計(jì)中采用的DAC為電流定標(biāo)型DAC，又叫電流舵型DAC，系統(tǒng)結(jié)構(gòu)如圖2所示，它包括四部分：編碼和數(shù)據(jù)鎖存電路，電流元開關(guān)驅(qū)動(dòng)電路，電流源開關(guān)陣列，電流偏置產(chǎn)生電路。其中編碼和數(shù)據(jù)鎖存電路包括編碼電路和數(shù)據(jù)鎖存器，編碼電路用于實(shí)現(xiàn)DAC的數(shù)據(jù)編碼，數(shù)據(jù)鎖存器用于接收和維持編碼輸出信號(hào)的電路模塊，采用數(shù)據(jù)鎖存器的主要目的是使編碼電路輸出保持同步。電流源開關(guān)驅(qū)動(dòng)電路用于產(chǎn)生控制電流源開關(guān)的控制信號(hào)，它將編碼輸出單端信號(hào)轉(zhuǎn)化為差分輸出信號(hào)，以控制電流源開關(guān)。電流源開關(guān)陣列基本單元分為溫度碼控制開關(guān)和二進(jìn)制碼控制開關(guān)。

圖2 單路DAC電路原理圖

3 芯片總體方案設(shè)計(jì)與仿真

本設(shè)計(jì)的多通道DDS具有四路獨(dú)立通道，每個(gè)通道可以提供獨(dú)立的相位頻率和幅度控制，整體功能框圖如圖3所示。四個(gè)通道的結(jié)構(gòu)完全相同，并且每個(gè)通道均可獨(dú)立工作。

3.1 改進(jìn)的CORDIC算法

根據(jù)前面所述，CORDIC算法的基本原理是通過角度旋轉(zhuǎn)的多次迭代來實(shí)現(xiàn)幅度的運(yùn)算，要得到位的輸出精度就需要n+1次迭代。剩余角度的運(yùn)算和迭代次數(shù)直接決定了運(yùn)算量的大小，針對(duì)這一點(diǎn)可以對(duì)算法進(jìn)行改進(jìn)，算法結(jié)構(gòu)原理圖如圖4所示。

圖4中，首先進(jìn)行32位的相位累加功能，然后截取高16位參與相幅轉(zhuǎn)換。由于正余弦函數(shù)四分之一的對(duì)稱性，及三角公式如 sinθ=cos(π/2-θ)，旋轉(zhuǎn)角度在(0,2π)范圍內(nèi)均可以映射到(0,π/4)之間。如圖中的乘法器和最后用高三位恢復(fù)的邏輯控制，且：

故π/4乘法器通過簡單的移位相加即可實(shí)現(xiàn)。

其次根據(jù)tan(θ)的泰勒展開公式，當(dāng)旋轉(zhuǎn)級(jí)數(shù)大于 5（N/3）時(shí)，arctan(2-n)≈2-n，誤差在可接受范圍內(nèi)，式（2）中的 Zn+1的計(jì)算公式可簡化為 Zn+1=Zn-Sn·2-n，可以通過簡單的移位相加（減）即可實(shí)現(xiàn)。而高5位則將所有可能的計(jì)算結(jié)果存放在ROM中，然后根據(jù)高五位的具體數(shù)值尋址所得。這種結(jié)構(gòu)實(shí)現(xiàn)的DDS核比直接

CORDIC算法實(shí)現(xiàn)的DDS核減少了五級(jí)流水線，且后八級(jí)流水線計(jì)算的乘法器均簡化為移位相加（減）實(shí)現(xiàn)，功耗更低。

圖3 多通道DDS整體框圖

圖4 改進(jìn)的CORDIC算法原理圖

3.2 仿真

圖5是在Candence環(huán)境下采用Verilog語言編寫的改進(jìn)CORDIC算法代碼的仿真波形圖，為四路單音正弦波形，每路輸出的位寬為12 bit。

圖5 改進(jìn)的CORDIC算法仿真波形圖

圖6給出了數(shù)?；旌下?lián)合的單通道仿真波形圖，時(shí)鐘500 MHz從端口直接輸入。

圖6 數(shù)?；旌下?lián)防單通道仿真波形圖

3.3 芯片設(shè)計(jì)

圖7給出了整個(gè)四通道直接數(shù)字頻率合成器芯片的整體布局概貌圖，采用了0.13 μm 1P6M M IX Signal CMOS工藝流片。概貌圖上方為數(shù)字模塊，下方為獨(dú)立的四個(gè)DAC。通過仿真改進(jìn)CORDIC算法實(shí)現(xiàn)的單路DDS內(nèi)核功耗控制在206 mW以內(nèi)，四路功耗824 mW。DAC中數(shù)字部分（包括譯碼器、開關(guān)控制電路）功耗控制在102 mW以內(nèi)，模擬部分（包括電流源陣列和基準(zhǔn)電流源）功耗110 mW。所以四路DAC電路的總體功耗848 mW，時(shí)鐘倍頻電路和其他電路功耗60 mW。因此設(shè)計(jì)的四路多通道自同步DDS電路的總功耗可以控制在1.8 W以下。

圖7 芯片設(shè)計(jì)整體布局概貌圖

4 小結(jié)

本文在改進(jìn)的CORDIC算法基礎(chǔ)上，設(shè)計(jì)了一種四通道直接數(shù)字頻率合成器。改進(jìn)的算法降低了運(yùn)算復(fù)雜度，同時(shí)在資源利用率上也具有一定的優(yōu)勢。且在同一芯片內(nèi)實(shí)現(xiàn)多通道DDS，可以有效解決通道間的同步問題，其必將得到進(jìn)一步發(fā)展和廣泛的應(yīng)用。

參考文獻(xiàn)：

[l]張尉，徐言祥.二次雷達(dá)原理[M].北京：國防工業(yè)出版社，2009.

[2]黃春平，萬其明，賀貴騰.直接數(shù)字頻率合成信號(hào)發(fā)生器的設(shè)計(jì)[J].壓電與聲光，2010，10，5(33):840-845.

[3]De Caro D，Napoli E，Strollo A G M.ROM-less direct digital frequency synthesizers exploiting polynom ial approximation[C].Electronics，Circuits and Systems,2002,9thInternational Conference on IEEE，2002，2:481-484.

[4]聶強(qiáng).基于CORDIC算法的直接數(shù)字頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)[D].西安：西安電子科技大學(xué)，2011.

[5]Avanindra Madisetti，Alan Y Kwentus，Alan N Will son.A 100-MHz，16-b，drect digital frequency synthesizer with a 100-dBc spurious free dynamic range[J].IEEE Journal of Solid-State Circuits，1999，34(8):1034-1043.