楚生財，曹永華

（95994部隊，甘肅酒泉，735006）

1　系統(tǒng)基本構(gòu)架

1.1　數(shù)字動態(tài)輸入/輸出端口單元的基本結(jié)構(gòu)

數(shù)字動態(tài)輸入/輸出端口單元的硬件需要進行數(shù)據(jù)的傳輸及存儲，對硬件的設計即為數(shù)字動態(tài)輸入/輸出端口單元的主要內(nèi)容。輸入/輸出端口接口軟件處于儀器硬件及儀器驅(qū)動程序之間，對儀器中寄存器單元進行直接的存取，同時為儀器和儀器驅(qū)動程序提供信息傳輸?shù)幕A軟件層。儀器驅(qū)動程序是連接下層應用軟件，低層輸入/輸出端口軟件的樞紐。各儀器都具備特定的驅(qū)動程序，進而為使用方提供相對抽象的操作函數(shù)集。應用程序會直接被用戶所操作，經(jīng)友好的測控操作顯示界面、多元化的數(shù)據(jù)處理，進而完成用戶所需的測試內(nèi)容。

1.2.VXI接口電路的硬件結(jié)構(gòu)

為了可以利用VXI BUS實現(xiàn)VXI BUS控制器和單元的傳輸。此數(shù)字輸入/輸出端口單元是A16/D1G的寄存器核心單元，并擇取A16子址形式。

1.3　數(shù)字動態(tài)輸入/輸出端口功能電路的硬件結(jié)構(gòu)

此部分設計是依附于VXI BUS接口電路而進行的，對動態(tài)輸入/輸出端口的功能電路硬件擇取主從結(jié)構(gòu)的形式予以設計，其優(yōu)勢主要包括下述幾方面:（1）通過一個主現(xiàn)場可編程門陣列對動態(tài)輸入/輸出端口單元予以總控，同時通過其他現(xiàn)場可編程門陣列協(xié)助，此類多核形式在DC設計過程能夠全面體現(xiàn)現(xiàn)場可編程門陣列速度快、并行性優(yōu)異的優(yōu)勢，同時降低了開發(fā)過程中所存在的風險，便于開發(fā)調(diào)試。（2）擇取主從方式的設計，可以使數(shù)字動態(tài)輸入/輸出端口單元增加測試通路更為便捷，這針對深化數(shù)字動態(tài)輸入/輸出端口單元的性能指標具有深遠的意義。

2　數(shù)字動態(tài)輸入/輸出端口單元功能電路

數(shù)字動態(tài)輸入/輸出端口單元的功能電路即為數(shù)字動態(tài)輸入/輸出端口單元的基礎。數(shù)字動態(tài)輸入/輸出端口單元的功能主要有:（1）VXI向數(shù)字輸入/輸出端口單元寫入數(shù)據(jù);（2）VXI從數(shù)字輸入/輸出端口單元讀取數(shù)據(jù);（3）VXI向數(shù)字動態(tài)輸入/輸出端口單元的序列地址寄存器、序列循環(huán)次數(shù)寄存器以及分頻數(shù)寄存器等傳輸數(shù)據(jù)。

2.1.數(shù)字動態(tài)輸入/輸出端口功能電路的整體設計

此次研究對功能邏輯部分做了全面的單元劃分，進而確保相關單元的內(nèi)聚性與單元之間的耦合性。功能邏輯是通過觸發(fā)信號產(chǎn)生單元、時鐘選擇單元、內(nèi)部測試時鐘產(chǎn)生單元、靜態(tài)隨機存取存儲器以及數(shù)據(jù)處理單元所組建。

2.2　主要單元設計

觸發(fā)信號產(chǎn)生單元依附于設定的系數(shù)產(chǎn)生及選擇相應的觸發(fā)信號。內(nèi)部測試時鐘產(chǎn)生單元用于控制預設頻率。時鐘選擇單元用于擇取內(nèi)部時鐘亦或外部時鐘作為系統(tǒng)的基礎測試時鐘;若擇取外部，要對外部時鐘予以時鐘域的調(diào)控，進而確保完成調(diào)控后的時鐘和數(shù)字動態(tài)輸入/輸出端口單元的時鐘相制衡。

靜態(tài)隨機存取存儲器主要用于控制靜態(tài)隨機存儲器的地址總線及控制總線，因為測試激勵向量與測試相應的向量均錄入至靜態(tài)隨機存儲器，因此要嚴格依附于靜態(tài)隨機存儲器的工作時序為其傳輸有效的地址及控制信號，在此基礎上通知數(shù)據(jù)處理單元在特定的時間段內(nèi)讀寫靜態(tài)隨機存儲器的數(shù)據(jù)總線。

數(shù)據(jù)處理單元依附于功能邏輯的工作體系予以設置，在各主測試時鐘周期中予以有針對性的操作。數(shù)據(jù)處理單元依附于靜態(tài)隨機存取存儲器所生成的數(shù)據(jù)采樣觸發(fā)信號，對靜態(tài)隨機存取存儲器數(shù)據(jù)總線上的數(shù)據(jù)予以采樣，同時在下一個主測試時鐘的上升沿到來時把采樣所獲取的測試矢量傳輸至待測系統(tǒng)，并在主測試時鐘的下降沿到來時對被測系統(tǒng)返回的矢量進行采樣，最后把采樣結(jié)果傳輸至靜態(tài)隨機存取存儲器。

3　基于此次研究，動態(tài)輸入/輸出端口核心功能單元的仿真結(jié)果

上述功能單元的設計依附于阿爾特拉企業(yè)所生產(chǎn)的現(xiàn)場可編程門陣列芯片一FLEXIOK完成，無需其他的輔助芯片，這樣能夠從根本深化設計的有效性。絕大部分單元均擇取硬件描述語言予以設計。

此次設計的VXI BUS數(shù)字輸入/輸出端口單元擇取現(xiàn)場可編程門陣列設計了VXI BUS接口電路，功能電路的邏輯與時序控制部分不但節(jié)省了印制版的空間,同時還深化了此單元的集成性，提高了單元的調(diào)試靈活性，減少了研制所投入的時間，而且還在一定程度上加強了單元運行的穩(wěn)定性。而此次研究所使用的寄存器依附于A16/D16傳送模式，進而使單元具有快速傳輸數(shù)據(jù)的優(yōu)勢。而經(jīng)系統(tǒng)仿真結(jié)果顯示，此次設計理論具有較強的合理性，相關技術都達到了技術要求。

4　總結(jié)

在未來的研究中，我們還要對系統(tǒng)的設計予以全面的驗證，在確保功能的基礎上，深化工作效率，在此基礎上拓展存儲的深度。