Cadence宣布，WillSemi采用Cadence Virtuoso定制集成電路設(shè)計平臺，增強了模擬集成電路設(shè)計的可靠性，并縮短了產(chǎn)品的總體上市時間。較此前部署的行業(yè)解決方案，WillSemi采用Cadence定制集成電路設(shè)計流程不僅將模擬設(shè)計和實現(xiàn)時間減半，總設(shè)計周期時間也縮短了三分之一。

Cadence定制設(shè)計流程工具幫助WillSemi集成電路設(shè)計團隊實現(xiàn)了如下目標(biāo)：Virtuoso電路原理圖編輯器內(nèi)置種類齊全的的，用于各種仿真的，定義明確的元件庫，可以加快模擬電路的設(shè)計時間。同時，其便捷的連線功能在大幅縮短電路原理圖創(chuàng)建時間的同時減少錯誤發(fā)生。采用Virtuoso版圖套件，WillSemi團隊可以用基于電路原理圖約束條件的方法來提高版圖設(shè)計的效率，并提升正確率。在保證工程師易上手的同時，可以快速檢測電路設(shè)計問題，加快調(diào)試進程優(yōu)化設(shè)計效率。采用Spectre電路仿真平臺，WillSemi可以在整個設(shè)計周期保持設(shè)計完整性，增加仿真吞吐量，提高生產(chǎn)效率。