張 穎 ,李炯卉 ,熊蔚明 ,張羽豐
(1.中國科學院國家空間科學中心北京100190;2.中國科學院大學北京100049)
正交頻分復用(orthogonal frequency division multiplexing,OFDM)將整個信道劃分為多個窄帶平坦衰落信道,使之并行傳輸高速數據流[1],獲得較高的頻譜效率和良好的抗頻率選擇性衰落性能[2];同時能夠利用循環(huán)前綴降低無線信道中的時延擴展所引起的符號間干擾(ISI),從而能夠有效克服多徑衰落,便于同步和均衡。由于其突出優(yōu)點,OFDM已被廣泛應用在LTE、IEEE 802.11n等多種無線通信系統(tǒng)中[3]。但是,由于OFDM每個子載波的頻譜大致呈sinc函數波形,各子載波疊加之后呈現較大的旁瓣,且旁瓣衰減緩慢,導致OFDM符號整體功率譜帶外輻射干擾較大[4]。同時,D/A輸出信號頻譜中除了包含諧波和雜散以外,還包含它們相對于時鐘的鏡頻分量,當采樣率滿足一定條件時,這些鏡頻分量就會出現在主信號頻譜附近,或直接進入主信號帶內,產生鏡頻交疊,也稱為鏡頻干擾[5]。
鏡頻抑制通??紤]在接收端采取措施,例如:相位平衡式鏡頻抑制混頻器[6-7]、多次變頻技術、鏡頻抑制混頻器[8]和鏡頻抑制諧波混頻器[9-11]等。郭凡玉提出采用諧波混頻器與鏡頻抑制混頻器相結合的諧波鏡頻抑制的方案[12];杜海旺等人給出一種鏡頻抑制混頻器框圖,既能在接收機中作為鏡頻抑制混頻器,也能在發(fā)射機中作為單邊帶調制器[13];還有一種加窗的有限沖激響應(FIR)數字濾波器設計方法,實現濾波的OFDM[14]。鏡頻增加了OFDM信號的帶外干擾,甚至導致OFDM信號頻譜失真。因此,在設計OFDM調制系統(tǒng)時需采取措施消除或降低上述帶外干擾,增加傳輸準確性,保證系統(tǒng)的頻譜效率。
AD9364是一款面向3G和4G基站應用的高性能、高集成度的射頻捷變收發(fā)器,其主要特征包括:1)集成12位DAC和ADC的RF 1×1收發(fā)器;2)頻段在70 MHz至6.0 GHz;3)可調諧通道帶寬為200 kHz以下至56 MHz;4)雙通道接收器:6路差分或12路單端輸入;5)支持時分雙工或頻分雙工操作;6)具有可編程速率的內插濾波器[15]。
采用FPGA+AD9364構架,OFDM發(fā)射端系統(tǒng)實現原理圖如圖1所示。
圖1 OFDM發(fā)射端系統(tǒng)部分模塊原理圖
圖1所示的發(fā)射系統(tǒng)在FPGA中實現OFDM通信系統(tǒng)的數字基帶設計。設IFFT的長度為N,則經過IFFT輸出的OFDM數字信號可以表示為:
其中,xk[n]表示在第k個子載波上傳輸的符號。在圖1系統(tǒng)中,xk[n]是經QPSK映射后的符號,xk[n]=ak[n]+jbk[n],s[n]為復信號,分為I路信號,Ik[n]=ak[n]cos(2πnk/N)和Q路信號,Qk[n]=bk[n]sin(2πnk/N),兩路分別傳輸。
由AD9364對FPGA輸出的I、Q兩路數字基帶信號分別進行信號預處理、數模轉換(DAC)和載波調制。輸入AD9364的數字信號通過一系列可編程的插值濾波器進行預處理。之后由采樣速率可調的12位DAC,以零階保持的形式將離散的數字信號轉換為連續(xù)時間信號[16-18]。
假設DAC輸入的離散信號時間間隔為Ts=1/fs。由s[n]通過DAC之后,得到模擬信號s(t)可表示為:
其中,pTs(t)為數模轉換后的矩形脈沖,其周期為Ts。
I和Q信號分別完成處理之后,饋入上變頻混頻器,將兩路信號重新組合起來,調制到載波頻率上,放大輸出。如果信號預處理設計合理,理想情況下,AD9364輸出的OFDM射頻調制信號為:
其中,ωc為載波頻率。
可以簡單地認為OFDM信號的功率是各個子載波功率的疊加,因此,OFDM信號功率譜的旁瓣亦是各個子載波功率譜旁瓣的疊加。通過IFFT產生的OFDM符號,其功率譜密度圖中具有很大的旁瓣,且旁瓣衰減緩慢,形成了嚴重的帶外功率輻射,如圖2所示。
圖2 OFDM符號的功率譜密度圖
此外,DAC的輸出可以表示為一系列寬度為1/fs矩形脈沖。因此,經DAC模塊輸出的時域模擬信號為原始信號和矩形脈沖的卷積,那么,其頻譜為原始信號頻譜和矩形脈沖頻譜的乘積。由于矩形脈沖的頻譜呈Sinc函數(sin(x)/x)形式,使得原頻譜以fs為周期重復出現,從而產生鏡頻干擾,這些鏡頻隨著Sinc函數包絡衰減。
綜上所述,通過DAC生成的OFDM模擬信號存在很大的帶外干擾。帶外干擾主要有兩種形式,分別是OFDM信號帶外功率輻射和DAC產生的鏡頻干擾。因此,在設計OFDM調制系統(tǒng)時需采取措施消除或降低這兩種帶外干擾,增加傳輸準確性,保證系統(tǒng)的頻譜效率。
OFDM信號的帶外干擾可以使用模擬低通濾波器去除。但是,對于鏡頻干擾而言,由于信號頻譜與鏡頻距離較近,若直接對DAC的輸出信號進行模擬低通濾波,則濾波器過渡帶范圍為(f0~fs-f0)。這就要求濾波器的過渡帶必須嚴格陡峭,從而需要增加濾波器的階數,導致設計難度增加,降低了系統(tǒng)的可實現性。因此,先采用補零內插的方法,在DAC之前,對數字信號進行上采樣,增加的采樣點插值為零。由于矩形脈沖的周期縮短為Ts/k,頻譜上出現的第一個鏡頻位置被拉遠至kfs,其他鏡頻位置也依次調整。那么,可以使用過渡帶為(f0~kfs-f0)的模擬濾波器去除DAC之后產生的鏡頻,從而減輕了對該濾波器的陡峭程度的要求。抑制OFDM鏡頻干擾的原理圖如圖3所示。
圖3 抑制OFDM鏡頻原理圖
數字信號的頻譜以2π為周期。由于內插(上采樣)導致頻譜壓縮,而在一個2π周期內產生不需要的頻譜,稱之為數字雜波。需使用數字低通濾波器提取有效頻譜,去除數字雜波,同時抑制OFDM信號的帶外旁瓣。
通過上述分析,針對OFDM信號的帶外干擾,需采用內插濾波器分離由DAC產生的鏡頻并濾除由于內插產生的數字雜波,同時控制信號的帶外頻譜輻射;在DAC之后,通過模擬低通濾波器去除鏡頻。相對常規(guī)的方法是在FPGA中實現濾波器設計。但是這種設計方法會使FPGA資源占用量和功耗增加,且由于FPGA時鐘管理頻率范圍有限,射頻調制的范圍受到約束。而利用AD9364射頻捷變芯片,能夠有效的解決上述問題,同時降低了設計難度。
AD9364集成4個級聯的數字內插濾波器如圖4所示,分別為一個可編程的多相FIR濾波器和3個半帶濾波器(HB1、HB2和HB3)。輸入的數字信號經過這4個濾波器完成補零內插,將原始數據率調整為適合DAC的采樣速率,并去除上采樣產生的數字雜波。之后送入一個12 bit的DAC。DAC輸出的模擬信號經過兩個低通濾波器之后,進行射頻調制。4個數字濾波器的可選配置參數如表1所示。
圖4 AD9364集成濾波器結構
表1 AD9364數字濾波器配置參數
在OFDM射頻調制系統(tǒng)設計中,對AD9364插值濾波器的設計遵循以下幾點:第一,為了最好地去除DAC產生的鏡頻干擾,選用半帶插值濾波器的的最大內插系數進行上變頻,即HB1內插系數為2,HB2內插系數為2,HB3內插系數為3;第二,為了獲得盡可能窄的頻域響應過渡帶,希望可編程FIR濾波器的階數盡量大。在可選配置參數中,當FIR濾波器內插系數為2時,可達到最大的階數(128階)。
設置128階可編程FIR濾波器的數字域過渡帶為wt=0.062 5π。設數據采樣率為fs=6 MHz,經過2倍上采樣之后,采樣率為fs′=12 MHz。那么FIR濾波器的模擬域過渡帶寬為。對應的通帶截止頻率為阻帶截止頻率為。數字域的通帶截止頻率為,數字域阻帶截止頻率為。
設計FIR濾波器的幅頻響應如圖5所示。
圖5 設計FIR濾波器的幅頻響應
AD9364 DAC之后進行模擬濾波,由兩個級聯的可編程模擬低通濾波器(LPF)構成。BB LPF是一個三階巴特沃斯濾波器,其3 dB截止頻率可以設置在625 kHz到32 MHz范圍內。2NDLPF是一個單極低通濾波器,其3 dB截止頻率可設置在2.7 MHz到100 MHz的范圍內。經過數字插值濾波之后,原信號共經歷了2×2×2×3=24倍插值。第一鏡頻出現的位置為f1=24fs=144 MHz處??紤]到信號的有效帶寬為6MHz,因此可以配置BB LPF的3 dB截止頻率為4.099 6 MHz,有效地濾除鏡頻。
設計AD9364濾波器的配置參數如表2所示。
表2 AD9364濾波器設計配置參數
由于數字低通濾波器的過渡帶使OFDM信號的兩側邊帶頻率受到影響。為了保證傳輸的準確性,需要根據濾波器的設計,留出足夠的保護帶寬,即在兩側邊帶頻率處的子載波設為零載波,不宜傳輸數據信息。對于上述設計而言,由于數字濾波器過渡帶寬為Bt=0.375 MHz,OFDM的保護帶寬應大于0.375 MHz。
以一個帶寬為BW=6 MHz,IFFT長度為N=256的OFDM系統(tǒng)為例,OFDM子載波間隔為Δf=BW/N=23.3 kHz。那么,為了保證0.375 MHz的保護帶寬,至少需設置Bt/Δf=16個空子載波。
有兩種方法可以對AD9364中的FIR濾波器進行設計仿真:simulink和AD9361 Filter Wizard。采用這兩種手段按照表2的配置參數分別對AD9364的FIR濾波器進行配置,配置后FIR濾波器的幅頻響應局部放大如圖6所示。
圖6 配置后FIR濾波器的幅頻響應局部放大
從仿真結果看,simulink設計的FIR幅頻響應中通帶波紋最大值很明顯小于0.01 dB,而AD9361 Filter Wizard設計的FIR幅頻響應中通帶波紋最大值約為0.66 dB,顯然simulink的通帶波紋更小,所以選擇使用simulink生成的FIR濾波器系數,并結合表2的參數使用AD9361 Customer Software Version 2.1.1生成配置腳本文件。
實驗系統(tǒng)使用KC705 FPGA開發(fā)板完成OFDM基帶調制,連接到配置完成的AD9364芯片進行射頻調制,射頻載波中心頻率設置為2.68 GHz,信號帶寬為6 MHz,頻譜儀測試帶寬設為10 MHz。
實驗測得信號頻譜圖如圖7所示。
圖7 測試頻譜結果
測試結果證明了所設計的射頻調制系統(tǒng)性能。射頻輸出信號具有干凈清晰的頻譜,雜波和鏡頻干擾得以清除。同時,對比圖2可以看出,OFDM信號的帶外功率輻射得到了很好的抑制。
本文介紹一種OFDM發(fā)射端射頻調制設計方法。利用AD9364射頻收發(fā)芯片的集成結構,實現有效抑制帶外干擾的OFDM射頻調制系統(tǒng)。首先,通過配置4個級聯的數字插值濾波器,對OFDM信號進行內插處理,從而分離鏡頻,并濾除由于上采樣產生的雜波,同時抑制OFDM信號的頻譜旁瓣;在數模轉換之后,再通過高階模擬低通濾波器濾除鏡頻。由仿真和實驗測試結果證明,該設計有效地抑制了OFDM信號的帶外干擾,獲得準確的信號頻譜,保證了傳輸信號的頻帶利用率。此外,由于利用AD9364內部的FIR濾波器和半帶(HB)濾波器實現設計,避免使用額外的FPGA資源,降低系統(tǒng)硬件要求,簡化設計。
[1]Rahmatallah Y,Mohan S.Peak-to-average power ratio reduction in OFDM systems:A survey and taxonomy[J].IEEE communicationssurveys&tutorials,2013,15(4):1567-1592.
[2]王清波.非線性功放條件下的恒包絡OFDM系統(tǒng)性能[J].電信科學,2016,32(9):120-124.
[3]彭俊宇,蔡孫增,朱正航,等.基于MIMO-OFDM的高頻段Gbit/s通信系統(tǒng)設計和實現[J].電信科學,2014,30(6):95-101.
[4]程波.認知OFDM信號旁瓣抑制算法研究[D].北京:北京交通大學,2013.
[5]周惠忠.一種鏡像頻率干擾抑制接收機系統(tǒng)設計[J].電子技術,2016,45(11):104-106.
[6]王超.相位平衡式鏡頻抑制混頻器的ADS仿真與設計[J].艦船電子工程,2013,33(10):48-51.
[7]趙文文,李躍華.Ka波段相位平衡式鏡頻抑制混頻器的設計[C]//全國軍事微波技術暨太赫茲技術學術會議,2014.
[8]胡榮驊,楊士義.鏡頻抑制混頻器設計中的相位優(yōu)化[J].電子設計工程,2016(1):80-81.
[9]黃錦沛,唐宗熙,吳韻秋,等.Ka波段鏡像抑制諧波混頻器設計[J].半導體技術,2012(12):53-57.
[10]管玉龍.Ka波段諧波混頻器設計與仿真[D].成都:電子科技大學,2012.
[11]Bouhamame M,Coco L L,Amiot S,et al.A 60 dB harmonic rejection mixer for digital terrestrial TV tuner[J].IEEE Transactions on Circuits and Systems I:Regular Papers,2012,59(3):471-478.
[12]郭凡玉.K波段鏡頻抑制諧波混頻器的研究[D].成都:電子科技大學,2012.
[13]杜海旺,馬亮亮,陳曉陽.寬帶鏡頻抑制混頻器應用研究[J].電子設計工程,2012,20(23):87-89.
[14]Cheng X,He Y,Ge B,et al.A Filtered OFDM Using FIR Filter Based on Window Function Method[C]//Vehicular Technology Conference(VTC Spring),2016 IEEE 83rd.IEEE,2016:1-5.
[15]張軍.模擬與數字信號的正交調制原理與實現[J].電子世界,2016(15):48-49.
[16]郭萌萌.一款200MS視頻DAC電路的設計與實現[D].西安:西安電子科技大學,2012.
[17]張艷軍,楊晟飛,楊禎.一種無諧波檢測的中頻有源電力濾波器 [J].陜西電力,2016(12):73-75,88.
[18]李玲俐.智能保健監(jiān)測系統(tǒng)中音頻信號的分類算法研究[J].重慶師范大學學報:自然科學版,2012(4):73-76.