楊圣龍+任勇峰+李輝景

摘 要： 針對彈上環(huán)境采集空間環(huán)境模擬量和圖像數(shù)字量的需求，設(shè)計一種以FPGA為核心的模/數(shù)混合采集系統(tǒng)。該系統(tǒng)對模擬量采集的運放不穩(wěn)定性進行分析與優(yōu)化，提高運放補償電路的穩(wěn)定性。在FPGA內(nèi)通過模/數(shù)混合編幀，提高數(shù)據(jù)存儲效率。同時針對圖像信號壓縮數(shù)據(jù)的速率變化導(dǎo)致數(shù)據(jù)的產(chǎn)生速率與傳輸速率不匹配問題，提出動態(tài)平衡編幀的方法解決了速率匹配問題。經(jīng)實際飛行測試，該采集系統(tǒng)數(shù)據(jù)輸出可靠，可滿足系統(tǒng)的各項性能指標(biāo)。

關(guān)鍵詞： 數(shù)據(jù)采集； 運放補償； 均勻采樣； 模/數(shù)混合編幀； FPGA； 動態(tài)平衡編幀

中圖分類號： TN79+2?34； TP274 文獻標(biāo)識碼： A 文章編號： 1004?373X（2018）06?0117?04

Abstract： In allusion to the acquisition requirement of space environment analog quantity and image digital quantity on the missile environment， a analog?digital hybrid acquisition system based on FPGA is designed. In the system， the operational amplifier instability of analog quantity acquisition is analyzed and optimized to increase operational amplifier compensation circuits and improve stability. In FPGA， analog?digital hybrid framing is adopted to improve data storage efficiency. Meanwhile， in allusion to the mismatching problem of data generation speed and transmission speed caused by speed variation of packed image signal data， the dynamic balanced framing method is proposed to solve the speed matching problem. The actual flight test demonstrates that the acquisition system has reliable data output， and can meet various system performance indexes.

Keywords： data acquisition； operational amplifier compensation； uniform sampling； analog?digital hybrid framing；

FPGA； dynamic balanced framing

隨著近現(xiàn)代新型武器裝備和航天設(shè)備的研發(fā)，飛行器不僅要采集飛行過程中的空間環(huán)境參數(shù)，還需將更加直觀的圖像數(shù)據(jù)進行回傳，這對采集系統(tǒng)提出了新的要求[1]。為滿足數(shù)據(jù)采集存儲可靠指標(biāo)，本文設(shè)計以FPGA為核心的采集系統(tǒng)，對采集的模擬信號進行調(diào)理優(yōu)化，圖像數(shù)字量信號采用動態(tài)平衡編幀技術(shù)，解決了壓縮速率與傳輸速率匹配問題，將多路模擬信號與數(shù)字信號進行混合編幀存儲。數(shù)據(jù)還可通過USB串口傳至上位機進行監(jiān)測，提高了數(shù)據(jù)的可靠性。

1 系統(tǒng)總體設(shè)計

本采集系統(tǒng)主要由以下四部分組成：A/D信號調(diào)理模塊、ADC轉(zhuǎn)換模塊、數(shù)字量采集模塊、FPGA模/數(shù)信號混合編幀模塊。A/D信號調(diào)理模塊負責(zé)采集模擬信號，進行濾波調(diào)理分壓后送至ADC轉(zhuǎn)換模塊；ADC轉(zhuǎn)換模塊將模擬信號轉(zhuǎn)化為數(shù)字量輸出至FPGA[2]；數(shù)字量采集模塊為兩路圖像數(shù)據(jù)，通過兩路RS 422鏈路將數(shù)據(jù)送至FGPA后與模擬信號進行打包并存儲。由于不同的模擬量的采樣率不同，因此需要對各路信號進行混合編幀后實現(xiàn)平均采樣達到數(shù)據(jù)同步傳輸。系統(tǒng)設(shè)計如圖1所示。

2 硬件電路優(yōu)化設(shè)計

為了減弱原始信號中積累的干擾和噪聲信號，提高輸入信號抗干擾能力，需要對模擬量信號進行濾波調(diào)理[3]。再經(jīng)過分壓跟隨后使信號滿足后級模/數(shù)轉(zhuǎn)換器ADC的輸入指標(biāo)要求，以此來提高信號采集精度和靈敏度。

在運放使用時，一般會增加一個負反饋電路起到穩(wěn)定運放的增益、增加頻帶、提高保真度的作用，如圖2所示，但是負反饋電路的引入會使得運放電路不穩(wěn)定[4]。此外，由于模擬開關(guān) ADG706引腳間存在200 pF的分布電容[5]，運放在驅(qū)動容性負載會在反饋回路上產(chǎn)生額外延遲，導(dǎo)致環(huán)路相移滯后。當(dāng)相移滯后大于135°時，就會導(dǎo)致發(fā)生頻響尖峰甚至振蕩[6]。

圖3為某電路中運放輸出不穩(wěn)定，導(dǎo)致的振蕩現(xiàn)象。通過在傳輸線上串聯(lián)電阻Rx來對運放進行環(huán)路補償，即可將運放和容性負載電路隔離，從而對信號的振鈴或震蕩起到抑制作用[7]，但這種方法僅適用于容性負載小于1 500 pF的電路，經(jīng)實驗測試，串聯(lián)電阻Rx一般取值為5～100 Ω。優(yōu)化后的階躍響應(yīng)見圖4。

3 數(shù)據(jù)編幀邏輯和實現(xiàn)

3.1 不同類型數(shù)據(jù)混合編幀

本數(shù)據(jù)采集系統(tǒng)主要采集15路采樣率不同的模擬量、兩路開關(guān)量和兩路圖像數(shù)據(jù)并進行存儲。傳統(tǒng)方法是將各種不同類型的數(shù)據(jù)進行分區(qū)間存儲，回收時再從對應(yīng)的存儲塊區(qū)間進行回讀[8]。這種方法需要對不同的數(shù)據(jù)類型分配不同的FIFO進行緩存，當(dāng)數(shù)據(jù)類型較多時，造成FIFO資源緊缺。而且在邏輯控制方面，F(xiàn)PGA不僅需要進行FIFO切換，還得控制不同的存儲區(qū)間，從對應(yīng)的FIFO中取數(shù)進行存儲[9]，導(dǎo)致存儲空間也需不斷進行跳變，使得FPGA邏輯處理復(fù)雜化，降低了系統(tǒng)的可靠性。圖5為不同類型數(shù)據(jù)分區(qū)間存儲示意圖。endprint

本系統(tǒng)設(shè)計在數(shù)據(jù)采集時將不同類型的數(shù)據(jù)進行混合存儲，在數(shù)據(jù)存儲時對不同數(shù)據(jù)類型加入幀結(jié)構(gòu)，即編幀存儲。數(shù)據(jù)回收時，只需要按照幀結(jié)構(gòu)對數(shù)據(jù)進行解包還原，即可得到原始數(shù)據(jù)。這種混合編幀的方法簡化了FPGA處理流程，大大節(jié)省了FPGA資源，并且提高了系統(tǒng)的可靠性，如圖6所示。

3.2 均勻采樣實現(xiàn)方法

根據(jù)奈奎斯特定律，采樣頻率[10]應(yīng)為信號頻率的2倍。在實際工程應(yīng)用中，一般為信號頻率的4倍以上；另外為保證均勻采樣，多次出現(xiàn)的通道應(yīng)該盡量平均穿插分布在一整幀中，且各通道采樣率值均為最小采樣率的整數(shù)倍[11]。由于本采集系統(tǒng)中模擬量和開關(guān)量總采樣率為305 kHz，A/D按照320 kHz的采樣率進行采樣，因此在編幀時需要填補空采點。將幀結(jié)構(gòu)寫入ROM表中，通過讀取ROM即可進行通道選擇。為了數(shù)據(jù)提取和校驗，在幀結(jié)構(gòu)中添加幀標(biāo)志（EB 90）和幀計數(shù)（ZhenH，ZhenL），Null為空采點。設(shè)計的模擬量和開關(guān)量的幀結(jié)構(gòu)如表1所示。

3.3 動態(tài)平衡數(shù)據(jù)編幀方法

根據(jù)系統(tǒng)設(shè)計要求，部分模擬量和兩路圖像數(shù)據(jù)需進行無線備份，數(shù)據(jù)以4 Mbit/s的固定速率傳給無線設(shè)備。為了區(qū)分不同的數(shù)據(jù)類型，每包數(shù)據(jù)可采用不同的幀標(biāo)志和幀計數(shù)來進行編幀，本設(shè)計中無線備份數(shù)據(jù)一幀長度為2 048 B。無線備份數(shù)據(jù)每包加上幀標(biāo)志和幀計數(shù)后實際產(chǎn)生的數(shù)據(jù)量為3 980 kbit/s，但與4 Mbit/s的帶寬傳輸速率仍不匹配。另外由于圖像壓縮數(shù)據(jù)的速率在不斷變化，因此產(chǎn)生的數(shù)據(jù)速率也在不斷變化。為了以固定速率進行傳輸，必須對數(shù)據(jù)幀填充無效數(shù)[12]。經(jīng)過分析驗證，可以通過對不同速率的數(shù)據(jù)按照速率比進行帶寬分配，各類型數(shù)據(jù)在每一幀數(shù)據(jù)包中占用固定幀長，數(shù)據(jù)不夠時則填充無效數(shù)“00”，然后在各類型數(shù)據(jù)包后加入有效數(shù)長度值，數(shù)據(jù)解包時直接提取各包中的有效數(shù)據(jù)，這樣可以實現(xiàn)數(shù)據(jù)的可靠傳輸[13]。無線備份大幀數(shù)據(jù)組成如圖7所示。

其中圖像1數(shù)據(jù)包在一大幀數(shù)據(jù)中占601 B，從第1 B到第599 B為圖像數(shù)據(jù)1的數(shù)據(jù)內(nèi)容，第600 B及第601 B存放本包圖像數(shù)據(jù)1的有效數(shù)據(jù)長度，其最大長度為599 B，實際長度≤599 B。圖像數(shù)據(jù)包見圖8。

當(dāng)Lcount=599時，有效數(shù)據(jù)長度為599 B；當(dāng)Lcount<599時，有效數(shù)據(jù)長度為Lcount字節(jié)，無效數(shù)據(jù)長度為599-Lcount，無效數(shù)據(jù)填充字節(jié)固定為“00”，存放在數(shù)據(jù)包末尾。圖像2數(shù)據(jù)包存放位置在圖像1之后，其數(shù)據(jù)組成結(jié)構(gòu)與圖像1完全相同。模擬量數(shù)據(jù)包與圖像數(shù)據(jù)結(jié)構(gòu)類似，數(shù)據(jù)包存放位置在圖像數(shù)據(jù)2之后，在一大幀數(shù)據(jù)中占846 B，數(shù)據(jù)包結(jié)構(gòu)組成如圖9所示。

當(dāng)Lcount=844時，有效數(shù)據(jù)長度為844 B；當(dāng)Lcount<844時，有效數(shù)據(jù)長度為Lcount字節(jié)，無效數(shù)據(jù)長度為844-Lcount，無效數(shù)據(jù)填充字節(jié)固定為“00”，無效數(shù)據(jù)存放在數(shù)據(jù)包末尾。此方法按速率比分配各數(shù)據(jù)包的長度[14]，在每幀數(shù)據(jù)中模擬量和兩路圖像數(shù)據(jù)所占長度固定，但傳輸?shù)挠行?shù)據(jù)長度并不固定，當(dāng)未寫滿固定長度時，就用無效數(shù)據(jù)“00”進行填補，每個數(shù)據(jù)包后加入有效數(shù)據(jù)的長度計數(shù)，這樣在圖像壓縮數(shù)據(jù)速率不斷發(fā)生變化時，就可實現(xiàn)無線備份數(shù)據(jù)動態(tài)平衡傳輸。

4 數(shù)據(jù)回收及其驗證

通過對存儲器回收讀數(shù)后部分數(shù)據(jù)如圖10所示，其中幀標(biāo)x3333表示有效數(shù)據(jù)類型為模擬量和開關(guān)量，x6666，x9999分別為兩路圖像數(shù)據(jù)的數(shù)據(jù)幀標(biāo)志。

通過觀察混合數(shù)據(jù)的幀頭是否對齊、幀計數(shù)是否連續(xù)來判斷數(shù)據(jù)回讀是否正常。圖11為驗證模擬量數(shù)據(jù)和開關(guān)量的編幀格式（空采點為開關(guān)量數(shù)據(jù)），易知此編幀方式能實現(xiàn)數(shù)據(jù)的均勻采樣，且數(shù)據(jù)準(zhǔn)確無丟數(shù)誤碼現(xiàn)象。

對于無線備份數(shù)據(jù)測試，數(shù)據(jù)采用動態(tài)平衡編幀，每個數(shù)據(jù)包長度固定，圖12中灰色區(qū)域為填充的無效數(shù)“00”，包尾為有效數(shù)據(jù)的長度計數(shù)。

系統(tǒng)在經(jīng)過高低溫和振動等試驗的重復(fù)測試后，通過上位機進行數(shù)據(jù)分析，未發(fā)現(xiàn)數(shù)據(jù)出現(xiàn)任何異常，滿足數(shù)據(jù)完整及可靠性設(shè)計指標(biāo)要求[15]。

5 結(jié) 語

本文首先對采集接口電路增加了運放補償電路，分析了傳統(tǒng)模/數(shù)混合存儲的弊端后，提出新的混合存儲方法，并采用動態(tài)平衡的編幀方式解決了傳輸速率匹配的問題。經(jīng)過各種實驗測試后，該系統(tǒng)采用的編幀方法數(shù)據(jù)可靠性得到了保障，對一些需要模/數(shù)混合編幀的采集系統(tǒng)有一定的參考意義。

參考文獻

[1] 彭巧君.彈上多類型混合信號測量的研究與設(shè)計[D].太原：中北大學(xué)，2015.

PENG Qiaojun. Research and design of multi?type mixed signal measurement on projectile [D]. Taiyuan： North University of China， 2015.

[2] 任勇峰，張凱華，程海亮.基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)設(shè)計[J].電子器件，2015，38（1）：135?139.

REN Yongfeng， ZHANG Kaihua， CHENG Hailiang. Design of high?speed acquisition and storage system based on FPGA [J]. Chinese journal of electron devices， 2015， 38（1）： 135?139.

[3] MENG Xiangjiao， ZHANG Huixin， LI Xianghong. The design of a multi?channel data acquisition module based on FPGA [J]. Advanced materials research， 2012， 433/440： 6589?6593.endprint

[4] 何崢嶸.運算放大器電路的噪聲分析和設(shè)計[J].微電子學(xué)，2006，36（2）：148?153.

HE Zhengrong. Noise analysis and design of operational amplifier circuits [J]. Microelectronics， 2006， 36（2）： 148?153.

[5] 何亞杰.一種模擬濾波電路數(shù)字化方法[J].電子科技，2014，27（3）：63?65.

HE Yajie. A method for digitizing analog filters [J]. Electronic science & technology， 2014， 27（3）： 63?65.

[6] 武曉棟，鄭賓，崔婧，等.基于FPGA的混合編幀的高速采集系統(tǒng)[J].伺服控制，2014（2）：51?53.

WU Xiaodong， ZHENG Bin， CUI Jing， et al. High speed data acquisition system for mixed frame based on FPGA [J]. Servo control， 2014（2）： 51?53.

[7] 尹鵬亮，張永瑞，崔永俊，等.混合數(shù)據(jù)采集與存儲的實現(xiàn)[J].計算機測量與控制，2014（10）：3297?3300.

YIN Pengliang， ZHANG Yongrui， CUI Yongjun， et al. Implementation of mixed data acquisition and storage [J]. Computer measurement & control， 2014（10）： 3297?3300.

[8] 崔婧，沈三民，葉勇.基于FPGA的模數(shù)混合編幀的采集系統(tǒng)[J].科學(xué)技術(shù)與工程，2013，13（1）：75?79.

CUI Jing， SHEN Sanmin， YE Yong. Data collection system based on FPGA based modulus hybrid frame [J]. Science technology and engineering， 2013， 13（1）： 75?79.

[9] 侯明波，黃偉志，郝巖.多通道數(shù)據(jù)采集分析系統(tǒng)[J].儀表技術(shù)與傳感器，2013（10）：47?49.

HOU Mingbo， HUANG Weizhi， HAO Yan. Design of multichannel data acquisition and analysis system [J]. Instrument technique and sensor， 2013（10）： 47?49.

[10] 張小琴.基于FPGA的高速圖像數(shù)據(jù)采集系統(tǒng)設(shè)計[D].武漢：武漢理工大學(xué)，2010.

ZHANG Xiaoqin. Design of high speed image data acquisition system based on FPGA [D]. Wuhan： Wuhan University of Technology， 2010.

[11] 宋中喆，裴東興，楊少博.基于USB 3.0接口的高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計[J].現(xiàn)代電子技術(shù)，2017，40（4）：159?162.

SONG Zhongzhe， PEI Dongxing， YANG Shaobo. Design of high?speed data transmission system based on USB 3.0 interface [J]. Modern electronics technique， 2017， 40（4）： 159?162.

[12] 麻志濱，廖雯，劉芳.基于FPGA的高速數(shù)據(jù)采集分析系統(tǒng)的設(shè)計[J].現(xiàn)代電子技術(shù)，2014，37（16）：135?137.

MA Zhibin， LIAO Wen， LIU Fang. Design of high speed data acquisition and analysis system based on FPGA [J]. Modern electronics technique， 2014， 37（16）： 135?137.

[13] 張志偉.模/數(shù)混合信號集成電路自動設(shè)計技術(shù)研究[J].陜西理工學(xué)院學(xué)報（自然科學(xué)版），2013，29（4）：25?29.

ZHANG Zhiwei. Research of mixed?signal IC automatic design technology [J]. Journal of Shaanxi University of Technology （Natural science edition）， 2013， 29（4）： 25?29.

[14] 劉懌恒.基于FPGA的數(shù)據(jù)采集與處理系統(tǒng)設(shè)計[D].長沙：湖南大學(xué)，2013.

LIU Yiheng. Design of data acquisition and processing system based on FPGA [D]. Changsha： Hunan University， 2013.

[15] 葉勇.多參數(shù)數(shù)據(jù)采集裝置設(shè)計與實現(xiàn)[D].太原：中北大學(xué)，2013.

YE Yong. Design and implementation of multi?parameter data acquisition device [D]. Taiyuan： North University of China， 2013.endprint