潘興民++姜?jiǎng)P文

摘 要：在一些特殊的工作環(huán)境之中嵌入系統(tǒng)要面對(duì)更加復(fù)雜的外部電磁環(huán)境，會(huì)造成嵌入式系統(tǒng)出現(xiàn)內(nèi)外干擾問(wèn)題，進(jìn)而影響該設(shè)備發(fā)揮出其最大的效能。而嵌入式系統(tǒng)的抗干擾能力又主要分布于系統(tǒng)硬件部分，為此就必須要對(duì)嵌入式系統(tǒng)硬件的抗干擾技術(shù)加以深入研究與探討，以期為進(jìn)一步提高嵌入式系統(tǒng)的可靠性做有益的鋪墊。

關(guān)鍵詞：嵌入式系統(tǒng) 硬件 抗干擾 可靠性

中圖分類號(hào)：TP316 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2017）11（c）-0135-02

近些年來(lái)隨著網(wǎng)絡(luò)信息技術(shù)的不斷發(fā)展與進(jìn)步，嵌入式技術(shù)也在不斷的更新?lián)Q代之中得到了有效的提高?？梢哉f(shuō)嵌入式系統(tǒng)由于其具有較強(qiáng)的專用性，且軟硬件能夠被量體裁衣，所以被廣泛應(yīng)用到各個(gè)領(lǐng)域之中。也正因如此，常常被應(yīng)用到一些特殊工作環(huán)境之下的嵌入式系統(tǒng)，更需要有效提高其自身的可靠性，由此也就需要對(duì)嵌入式系統(tǒng)的硬件抗干擾技術(shù)加以深入的研究與探討。以下筆者即結(jié)合個(gè)人在嵌入式系統(tǒng)上的研究經(jīng)驗(yàn)與相關(guān)參考文獻(xiàn)，就嵌入式系統(tǒng)硬件抗干擾技術(shù)展開(kāi)粗淺的分析與探討，以供大家參考借鑒。

1 嵌入式系統(tǒng)的干擾因素

如若我們對(duì)嵌入式系統(tǒng)的干擾進(jìn)行剖析則可以將其干擾分為以下兩種類型，即內(nèi)部干擾與外部干擾。所謂的內(nèi)部干擾主要是指因?yàn)榍度胧较到y(tǒng)自身問(wèn)題而造成的干擾，如印制電路板在設(shè)計(jì)上的問(wèn)題、元器件熱噪聲問(wèn)題；外部干擾則是指因?yàn)橥饨绛h(huán)境而給嵌入式系統(tǒng)帶來(lái)的干擾，如電池干擾、電磁波干擾、電網(wǎng)干擾等。通常情況下高電壓、大電流、電火花等電磁信號(hào)場(chǎng)都是干擾嵌入式系統(tǒng)的主要外部干擾渠道。特別是嵌入式系統(tǒng)的中央處理器如若受到較為嚴(yán)重的電磁干擾，甚至?xí)斐汕度胧较到y(tǒng)發(fā)生崩潰問(wèn)題。

2 嵌入式系統(tǒng)硬件抗干擾技術(shù)

嵌入式系統(tǒng)的抗干擾能力，主要依靠的就是硬件所發(fā)揮出來(lái)的抗干擾能力，因此，在對(duì)嵌入式系統(tǒng)實(shí)施抗干擾設(shè)計(jì)的過(guò)程中，其重點(diǎn)必須要放在硬件之上，也只有如此，才能夠抑制住絕大多數(shù)的干擾，使其系統(tǒng)更加可靠、穩(wěn)定。

2.1 對(duì)印制電路板實(shí)施的抗干擾設(shè)計(jì)工作

嵌入式系統(tǒng)的印刷電路板是全套電子系統(tǒng)的重要載體，在系統(tǒng)之中發(fā)揮著所有芯片的電氣連接效用。因此，做好印刷電路板的抗干擾設(shè)計(jì)尤為重要。要想制作出一塊性能卓越且具有較高穩(wěn)定性的印刷電路板，首先就必須要能夠熟練地掌握電路線路、信號(hào)完整性以及電磁的兼容性等相關(guān)理論知識(shí)，同時(shí)還必須要能夠?qū)⑦@部分理論知識(shí)應(yīng)用到實(shí)踐工作之中，能夠熟練地掌握EDA這種工具技能，進(jìn)而為嵌入式系統(tǒng)印刷電路板的設(shè)計(jì)打下堅(jiān)實(shí)的基礎(chǔ)。具體來(lái)講，在印刷電路板抗干擾設(shè)計(jì)過(guò)程中，整個(gè)元件的布局以及走線必須要遵循相應(yīng)的原則。

第一，在原件布局上應(yīng)遵循的原則。應(yīng)該在印制電路板的兩端分別布置有輸入部分與輸出部分，盡可能地讓相關(guān)的關(guān)聯(lián)器件能夠靠得更近一些，從而最大限度地縮短器件間的連接導(dǎo)線距離。而對(duì)于那些擁有著相似工作頻率且相互之間極易產(chǎn)生干擾電平原件，應(yīng)該確保其相互之間的相對(duì)距離。對(duì)于一些容易發(fā)熱的器件，為了幫助其散熱，可以采取將其布置于印刷電路板邊緣的處理方法。在布置高壓大功率器件時(shí)必須要確保其與低壓小功率器件保留出一定的間距，可使用分開(kāi)布線這種布局。此外，為了造成感應(yīng)、溫漂等問(wèn)題，禁止在大功率、大電流元器件的周圍布設(shè)一些熱敏器件、運(yùn)算放大器。

第二，在走線上應(yīng)遵循的原則。在布局主要信號(hào)線時(shí)因?yàn)槠渲饕性诎逯醒肷?，所以地線包圍是最常使用的措施之一，且為了能夠讓信號(hào)線與信號(hào)回路線的實(shí)際環(huán)路面積始終保持在最小狀態(tài)下，則應(yīng)該避免出現(xiàn)長(zhǎng)距離的平行布線現(xiàn)狀，要盡可能將電氣互連點(diǎn)之間的布線長(zhǎng)度予以縮短。為了能夠降低相鄰布線面的導(dǎo)線走線的寄生偶合問(wèn)題，應(yīng)該采取相互垂直、彎曲、斜交等形式。同時(shí)，為了能夠進(jìn)一步提高輸入端的阻抗，必須要采取科學(xué)合理的信號(hào)線布局方案，從而縮短輸入引線。如若在實(shí)際運(yùn)行過(guò)程中模擬與數(shù)字信號(hào)產(chǎn)生相互干擾問(wèn)題，那么必須要對(duì)二者的地線實(shí)施隔離，從而達(dá)到提高抗干擾能力的根本目的。

2.2 做好光電隔離措施

光電隔離是目前嵌入式系統(tǒng)硬件抗干擾技術(shù)之中最為常見(jiàn)的一種抗干擾技術(shù)，其能夠?qū)夥迕}沖和各種噪聲干擾都起到抑制作用，進(jìn)而有效地提高嵌入式系統(tǒng)的實(shí)際抗干擾能力。光電隔離措施在嵌入式系統(tǒng)中的具體應(yīng)用環(huán)節(jié)有以下幾點(diǎn)：第一，當(dāng)接收的外界信號(hào)之中混有干擾時(shí)，可以用光耦接口對(duì)嵌入式系統(tǒng)的輸入、輸出端進(jìn)行連接，從而起到隔離信號(hào)、隔離噪聲的根本效用；第二，當(dāng)嵌入式系統(tǒng)CPU之中接入功率驅(qū)動(dòng)電路時(shí)，CPU極易遭受到驅(qū)動(dòng)電路干擾，為此必須要對(duì)CPU以及功率驅(qū)動(dòng)電路實(shí)時(shí)光耦隔離，提高抗干擾能力；第三，嵌入式系統(tǒng)在長(zhǎng)線傳輸過(guò)程中十分容易遭受到外界的干擾，尤其是遠(yuǎn)距離設(shè)備利用電纜進(jìn)行連接時(shí)，設(shè)備與設(shè)備之間的地線電位差所形成的環(huán)路電流會(huì)產(chǎn)生差模干擾電壓，為此就必須要實(shí)施光耦隔離，從而保證長(zhǎng)線傳輸?shù)姆€(wěn)定性與可靠性。

2.3 做好電源抗干擾措施

為了進(jìn)一步降低電源干擾問(wèn)題，就必須要選擇那些抗干擾能力較強(qiáng)的供電系統(tǒng)。首先，在電力系統(tǒng)的選擇上應(yīng)該使用那些交流穩(wěn)壓電源，使電壓更趨于穩(wěn)定，避免在實(shí)際運(yùn)行過(guò)程中出現(xiàn)過(guò)壓?jiǎn)栴}與欠壓?jiǎn)栴}；其次，在電網(wǎng)中接入電源時(shí)，可使用隔離變壓器做好相應(yīng)的隔離，最大限度地降低分布電容所造成的影響，增強(qiáng)抗共模干擾能力；最后，可使用通濾波器來(lái)避免高次諧波被引入到系統(tǒng)之中，提高系統(tǒng)的抗干擾能力。

2.4 去耦措施

產(chǎn)生瞬間噪聲電壓的根本原因，是因?yàn)殡娏υ跔顟B(tài)轉(zhuǎn)換的過(guò)程中電源線上的尖峰電流會(huì)產(chǎn)生阻抗的有害耦合，為此要想解決這一問(wèn)題就必須要配置去耦電容于印制電路板的關(guān)鍵部位之上，從而達(dá)到去耦的根本作用，在這個(gè)過(guò)程中需要始終遵循幾點(diǎn)原則，即：在電源輸入端跨接10～100F的電解電容器；為了實(shí)現(xiàn)高頻去耦，可以充分利用具備優(yōu)質(zhì)的高頻特性的0.1F陶瓷電容在各個(gè)原件電源輸入端進(jìn)行對(duì)地跨接；如若ROM與RAM存儲(chǔ)器件的抗噪能力較差，在關(guān)斷時(shí)電源會(huì)出現(xiàn)較大的變化，則可以在芯片電源線以及地線進(jìn)線端接入10～100F的去耦電容；將電容引線的實(shí)際長(zhǎng)度盡量地進(jìn)行縮短，并選擇表貼電容器在高頻旁路電容之中。

3 結(jié)語(yǔ)

在實(shí)際工作過(guò)程中，工作環(huán)境以及嵌入式系統(tǒng)自身的特點(diǎn)不可避免地會(huì)出現(xiàn)一定的干擾問(wèn)題。因此，要想進(jìn)一步提高嵌入式系統(tǒng)的實(shí)際運(yùn)行安全，提高其可靠性，就必須要進(jìn)一步提高嵌入式系統(tǒng)的硬件抗干擾能力，這是因?yàn)榭垢蓴_能力主要體現(xiàn)于嵌入式系統(tǒng)的硬件部件之中。所以，本文筆者就如何提高嵌入式系統(tǒng)硬件的抗干擾能力提出了幾點(diǎn)個(gè)人建議，旨在為有效抑制干擾，進(jìn)一步推動(dòng)嵌入式系統(tǒng)的發(fā)展做出有益的鋪墊。

參考文獻(xiàn)

[1] 邵艷雪，何永樂(lè).單片機(jī)測(cè)控系統(tǒng)中抗干擾技術(shù)分析[J].技術(shù)與市場(chǎng)，2017（1）：68.

[2] 譚慶龍.單片機(jī)嵌入式系統(tǒng)的抗干擾技術(shù)研究[J].中國(guó)新通信，2016（11）：38.

[3] 趙理.單片機(jī)應(yīng)用系統(tǒng)抗干擾技術(shù)的分析[J].電子技術(shù)與軟件工程，2015（15）：258.

[4] 袁曦.淺談單片機(jī)應(yīng)用中的抗干擾技術(shù)與方法[J].科技與創(chuàng)新，2014（17）：22.

[5] 魏駿，蔣一，張友方.基于DSP的嵌入式系統(tǒng)電磁兼容設(shè)計(jì)[A].第20屆測(cè)控、計(jì)量、儀器儀表學(xué)術(shù)年會(huì)論文集[C].2010.

[6] 楊煦，李順.嵌入電話接入和KEELOQ技術(shù)的防盜監(jiān)控系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[A].第26屆中國(guó)控制與決策會(huì)議論文集[C].2014.endprint