據(jù)TOP500網(wǎng)站近日報(bào)道指出，美國國防部高級研究計(jì)劃署（DARPA）在7月23至25日舉行的首次電子復(fù)興計(jì)劃（Electronics Resurgence Initiative，ERI）峰會(huì)中向外界介紹了三維單芯片系統(tǒng)（Three Dimensional Monolithic System-on-a-Chip，3DSoC）和新穎計(jì)算基礎(chǔ)需求（Foundations Required for Novel Compute，F(xiàn)RANC）這兩大項(xiàng)目，3DSoC和FRANC項(xiàng)目獲電子復(fù)興計(jì)劃資助，旨在開發(fā)可突破摩爾定律限制的計(jì)算機(jī)芯片，從而實(shí)現(xiàn)更高效的計(jì)算系統(tǒng)。

3DSoC項(xiàng)目主要聚焦在單襯底第三維度垂直向上構(gòu)建微系統(tǒng)所需材料、設(shè)計(jì)工具和制造技術(shù)的研發(fā)，旨在提升系統(tǒng)的數(shù)據(jù)傳輸速度和整體吞吐量。3DSoC項(xiàng)目的負(fù)責(zé)人表示研究人員將會(huì)盡快證明該研究在電子領(lǐng)域的實(shí)際可用性，并在未來四年半的時(shí)間內(nèi)，研發(fā)出一套電子設(shè)計(jì)自動(dòng)化（EDA）工具和全新的三維芯片設(shè)計(jì)。

3DSoC項(xiàng)目成功的關(guān)鍵是解決傳統(tǒng)架構(gòu)對帶寬、延遲和能耗的內(nèi)存限制。盡管NVIDIA和AMD等公司生產(chǎn)的芯片已經(jīng)采用了3D和2.5D堆疊存儲(chǔ)設(shè)備，但3DSoC項(xiàng)目設(shè)計(jì)的芯片更加復(fù)雜，這種芯片具有更多的層級結(jié)構(gòu)，并集成了電阻式隨機(jī)存取存儲(chǔ)器（ReRAM），碳納米管晶體管（CNFET）和常規(guī)硅基于金氧半場效晶體管（MOSFET）的處理器內(nèi)核。斯坦福大學(xué)的項(xiàng)目研究人員已經(jīng)實(shí)現(xiàn)了7納米和90納米工藝的三維芯片模型，該三維芯片模型在不同算法上的模擬結(jié)果表明，相比于傳統(tǒng)芯片，三維芯片在功耗和處理時(shí)間上都有很大提升。

FRANC項(xiàng)目同3DSoC項(xiàng)目密切相關(guān)，該項(xiàng)目聚焦于突破內(nèi)存邏輯瓶頸。該項(xiàng)目的目標(biāo)是超越傳統(tǒng)邏輯和存儲(chǔ)功能相分離的馮·諾依曼架構(gòu)。其本質(zhì)思想是在數(shù)據(jù)存儲(chǔ)區(qū)域進(jìn)行數(shù)據(jù)處理而不需將數(shù)據(jù)移動(dòng)到計(jì)算單元，此舉可以極大地降低能耗并提高系統(tǒng)吞吐量。FRANC項(xiàng)目的研發(fā)團(tuán)隊(duì)預(yù)計(jì)將會(huì)用三年半的時(shí)間開發(fā)一套可運(yùn)行的模型。為了實(shí)現(xiàn)這一目標(biāo)，需要開發(fā)全新的電路設(shè)計(jì)以及新型材料與技術(shù)來減少數(shù)據(jù)移動(dòng)。