寇凌霄

（中國(guó)電子科技集團(tuán)公司第四十七研究所，沈陽(yáng)110032）

1 引言

真空燒結(jié)是指在一定的真空度下，利用熔點(diǎn)低于被焊接材料的合金做釬料，通過(guò)加熱使釬料熔化，靠毛細(xì)作用將液態(tài)焊料填充到焊接接觸面的間隙中，通過(guò)液態(tài)焊料與被焊金屬之間相互擴(kuò)散溶解形成金屬間化合物，最后經(jīng)過(guò)冷卻形成高可靠的焊接[1]。某型集成電路采用真空燒結(jié)工藝粘接芯片封裝后，進(jìn)行篩選試驗(yàn)和質(zhì)量一致性檢驗(yàn)。在質(zhì)量一致性檢驗(yàn)中分組試驗(yàn)選取樣管開(kāi)蓋試驗(yàn)，發(fā)現(xiàn)樣管芯片碎裂、脫離底座。就此問(wèn)題進(jìn)行失效分析定位和失效機(jī)理分析，形成糾正措施以免再次發(fā)生失效。

2 故障描述

某型電路封裝完成后，進(jìn)行了篩選試驗(yàn)和質(zhì)量一致性檢驗(yàn)。篩選試驗(yàn)程序按試驗(yàn)順序包括高溫貯存、溫度循環(huán)、恒定加速度、電測(cè)試、老化、密封試驗(yàn)。按規(guī)范要求質(zhì)量一致性檢驗(yàn)抽取15只樣管，在B4分組時(shí)按GJB 548B-2005方法2014對(duì)1只樣管進(jìn)行內(nèi)部目檢和機(jī)械檢查，開(kāi)蓋后發(fā)現(xiàn)芯片碎裂。出現(xiàn)問(wèn)題后對(duì)剩余的14只樣管進(jìn)行開(kāi)蓋處理，另有1只芯片碎裂，2只芯片脫離底座，11只樣管芯片無(wú)異常。

2.1 失效樣管描述

該電路采用真空燒結(jié)工藝粘接芯片，開(kāi)蓋的失效電路在36倍顯微鏡下觀察失效電路內(nèi)部結(jié)構(gòu)，芯片背面及管殼焊接界面狀態(tài)見(jiàn)圖1、圖2。

圖1 失效電路的芯片背面狀態(tài)

圖2 失效電路的管殼焊接界面狀態(tài)

在開(kāi)蓋芯片無(wú)異常的11只樣管中抽取5只（編號(hào)1#～5#）進(jìn)行剪切強(qiáng)度試驗(yàn)。使用剪切強(qiáng)度/鍵合強(qiáng)度測(cè)試儀進(jìn)行剪切強(qiáng)度測(cè)量，測(cè)量方法及檢驗(yàn)標(biāo)準(zhǔn)按照GJB548B-2005方法2019的要求執(zhí)行[2]。為檢驗(yàn)真空燒結(jié)粘片工藝的粘接強(qiáng)度是否異常，將剪切強(qiáng)度試驗(yàn)量程設(shè)定為400N，確保試驗(yàn)?zāi)軐⑿酒羟械舨⒌玫綄?shí)際數(shù)值。試驗(yàn)結(jié)果見(jiàn)表1。

表1 芯片粘接剪切力強(qiáng)度

由表1可見(jiàn)，試驗(yàn)結(jié)果顯示不同樣管之間剪切強(qiáng)度數(shù)值差別很大。芯片的剪切強(qiáng)度測(cè)試是判斷芯片粘接質(zhì)量的常用方法。以芯片在應(yīng)力作用下產(chǎn)生的失效類(lèi)型，芯片脫離管座后殘留的芯片附著材料和管殼各粘接界面的形貌進(jìn)行判斷。在此次剪切力試驗(yàn)中，芯片粘接強(qiáng)度一致性很差，并且芯片脫離狀態(tài)不理想，無(wú)法滿足芯片粘接可靠性的要求。

2.2 加工過(guò)程追溯

該電路采用真空燒結(jié)工藝粘接芯片，原材料均檢驗(yàn)合格并在有效期內(nèi)；真空共晶回流焊粘接芯片設(shè)備正常運(yùn)行，工藝溫度可控?zé)o異常；操作及檢驗(yàn)人員均持證上崗；封裝過(guò)程在超凈間進(jìn)行且環(huán)境滿足要求[3]；篩選試驗(yàn)和質(zhì)量一致性檢驗(yàn)的方法和條件均符合電路設(shè)計(jì)要求和GJB 548試驗(yàn)方法。

3 故障定位

基于以上分析定位，該問(wèn)題出現(xiàn)在真空燒結(jié)芯片粘接過(guò)程中，分析可得芯片粘接后脫落失效故障樹(shù)如圖3。

圖3 芯片粘接后脫落失效故障樹(shù)

3.1 故障排查

由故障樹(shù)可知，導(dǎo)致“芯片粘接后脫落失效”的故障有三種可能，下面分別進(jìn)行排查。

3.1.1 對(duì)“真空燒結(jié)工藝異?！钡呐挪?/h4>

經(jīng)查封裝記錄，該批問(wèn)題電路封裝周期為2017年3月份至6月份。在同時(shí)期內(nèi)，采用同種粘接工藝的某電路封裝1600只，封裝過(guò)程中真空燒結(jié)工藝參數(shù)、粘接材料（釬焊料）、設(shè)備狀態(tài)、人員配置、技術(shù)狀態(tài)均未發(fā)生變化。目前已完成篩選試驗(yàn)及質(zhì)量一致性試驗(yàn)，篩選試驗(yàn)程序與該問(wèn)題電路篩選試驗(yàn)程序一致，1600只電路未發(fā)生芯片脫落失效。通過(guò)以上排查，排除故障樹(shù)“真空燒結(jié)工藝異?！狈种?。

3.1.2 對(duì)“釬焊料異常”的排查

在排查故障樹(shù)“真空燒結(jié)工藝異?！狈种У倪^(guò)程時(shí)，經(jīng)查1600只某電路與問(wèn)題電路采用同種、同批次粘接材料-釬焊料（Pb-In-Ag），未發(fā)生芯片脫落失效，因此，排除故障樹(shù)“釬焊料異?！狈种?。

3.1.3 對(duì)“芯片背金質(zhì)量異?！钡呐挪?/h4>

在該批電路未進(jìn)行封裝的晶圓片中，隨機(jī)抽樣5片晶圓片（編號(hào)1#～5#），使用X射線熒光光譜儀測(cè)量晶圓片背金厚度。為檢驗(yàn)問(wèn)題芯片背金是否異常，每個(gè)晶圓片片選取測(cè)量上、中、下、左、右五個(gè)位置的背金厚度，確保試驗(yàn)?zāi)軠y(cè)量出背金厚度并掌握其均勻性[4]，測(cè)量結(jié)果見(jiàn)表2。

由表2可見(jiàn)，該電路背金層厚度約為鎳層0.022～0.035μm，金層 0.090～0.061μm。按照芯片加工背金工藝要求，背金為鎳-金兩層結(jié)構(gòu)，技術(shù)指標(biāo)應(yīng)為鎳層 0.050μm，金層 0.300μm，鎳層、金層厚度均不符合工藝要求。由此，可確定“芯片粘接后脫落失效”是由于芯片背金厚度不足所致。

表2 問(wèn)題電路芯片背金厚度 單位：μm

4 機(jī)理分析

金/鎳體系的一個(gè)獨(dú)有特點(diǎn)是它在組裝過(guò)程和隨后的使用壽命中暴露在較高溫度下時(shí)具有較好的穩(wěn)定性[5]。若鍍層過(guò)薄或鍍層的均勻性差，鍍層對(duì)芯片表面的保護(hù)功能降低，導(dǎo)致芯片真空燒結(jié)粘片時(shí)芯片背金與釬焊料潤(rùn)濕性較差，才會(huì)出現(xiàn)芯片背面無(wú)釬焊料殘留的現(xiàn)象。

在該批電路未進(jìn)行封裝的晶圓片中，隨機(jī)抽樣5只芯片（編號(hào)1#～5#），采用芯片背金可焊性試驗(yàn)?zāi)M真空燒結(jié)粘片過(guò)程，同時(shí)增加同種封裝工藝但不同時(shí)期加工的1只芯片，進(jìn)行對(duì)比試驗(yàn)。

抽樣芯片背金面向上并放置釬焊片，放進(jìn)真空共晶回流焊設(shè)備里。按照真空燒結(jié)粘片工藝要求設(shè)定工藝參數(shù)，進(jìn)行燒結(jié)。燒結(jié)完成后，觀察芯片背金與釬焊料潤(rùn)濕狀態(tài)[6]，真空燒結(jié)完成后芯片試驗(yàn)照片如圖4。

圖4 釬焊料潤(rùn)濕狀態(tài)比較

由圖4可見(jiàn)，熔融釬焊料在芯片背金表面鋪展開(kāi)后又發(fā)生收縮，形成一個(gè)粗糙和不規(guī)則的表面，其表面上存在與薄釬焊料層相連的較厚釬焊料隆起現(xiàn)象[7]。對(duì)比芯片背金與釬焊料形成良好的潤(rùn)濕，通過(guò)目檢可以看到背金表面上形成一個(gè)平滑、均勻和連續(xù)的釬焊料涂覆層，而抽樣芯片（1#～5#）圖片上出現(xiàn)粗糙、隆起和針孔現(xiàn)象。同時(shí)，在圖1和圖2中可見(jiàn)管殼上的釬焊料熔融形狀規(guī)則，表面平整，芯片背面無(wú)釬焊料殘留，呈現(xiàn)出暗銀色，釬焊料超出芯片棱邊的流淌區(qū)域?qū)挾葹?mm～2mm。

經(jīng)上述試驗(yàn)分析，該問(wèn)題電路的背金質(zhì)量在片間及片內(nèi)存在較大差異。鎳層薄會(huì)影響鎳層活性，金層薄或不夠致密，造成空氣穿過(guò)金層將鎳層表面氧化，導(dǎo)致芯片可焊性差。真空燒結(jié)工藝粘片后，在篩選試驗(yàn)過(guò)程中經(jīng)過(guò)環(huán)境與應(yīng)力試驗(yàn)，將可焊性差的質(zhì)量隱患放大，導(dǎo)致部分電路芯片脫落。

5 結(jié)束語(yǔ)

針對(duì)此次產(chǎn)品失效采取糾正預(yù)防措施，現(xiàn)已增加了背金工藝監(jiān)控設(shè)備，確保芯片加工過(guò)程中背金工藝的穩(wěn)定性。同時(shí)，封裝過(guò)程中加強(qiáng)了首件檢驗(yàn)觀察及分析，對(duì)于較嚴(yán)重的背金質(zhì)量問(wèn)題，做到早期發(fā)現(xiàn)，減少損失，以達(dá)到提高成品率和可靠性[8]，降低全壽命周期成本的目的。

[1]杜長(zhǎng)華，陳方，黃福祥，等.電子微連接技術(shù)與材料[M].北京：機(jī)械工業(yè)出版社，2008.DU Changhua，CHEN Fang，HUANG Fuxiang，et al.Electronic micro bonding technology and materials[M].Beijing:China Machine Press，2008.

[2]劉洪濤.真空燒結(jié)技術(shù)研究[J].微處理機(jī)，2015,36（6）：9-11.LIU Hongtao.Study on technology of vacuum sintering[J].Microprocessors，2015，36（6）：9-11.

[3]杜中一.電子制造與封裝[M].電子工業(yè)出版社,2010.DU Zhongyi.Electronics manufacturing and packaging[M].Beijing:Publishing House of Electronics Industry，2008.

[4]胡正明.集成電路中的現(xiàn)代半導(dǎo)體器件[M].英文版.科學(xué)出版社,2012.Hu ChenmingCalvin.Modernsemiconductor devices for integratedcircuits[M].Science Press,2012.

[5]許并社.材料界面的物理和化學(xué)[M].北京：化學(xué)工業(yè)出版社，2006.XUBingshe.Materialphysicsandchemistryoftheinterface[M].Beijing:Chemical Industry Press，2006.

[6]吉列奧.MEMS/MOEMS封裝技術(shù)——概念、設(shè)計(jì)、材料及工藝[M].北京:化學(xué)工業(yè)出版社,2008.Gilleo，K.MEMS/MOEMS packaging:concepts,designs,materials,and processes[M].Beijing:Chemical Industry Press，2008.

[7]哈珀.電子封裝與互聯(lián)手冊(cè)[M].賈松良,蔡堅(jiān),沈卓身,等譯.北京:電子工業(yè)出版社,2009.CharlesA H.Electronic packaging and interconnection handbook[M].Jia Songliang,Cai Jian,Shen Zhuoshen Transl.Beijing:Publishing House of Electronics Industry，2009.

[8]婁文忠,孫運(yùn)強(qiáng).微機(jī)電系統(tǒng)集成與封裝技術(shù)基礎(chǔ)[M].北京：機(jī)械工業(yè)出版社,2007.LOU Wenzhong,SUN Yunqiang.Micro-electro-mechanical system integration and packaging technology[M].Beijing:China Machine Press,2007.