郝銳敏， 叢 聰， 張 斌， 趙冬娥

(中北大學 信息與通信工程學院， 山西 太原 030051)

研究戰(zhàn)斗部破片的空間分布規(guī)律是評估破片毀傷性能的重要手段， 傳統(tǒng)的測試方法大體分為接觸式測試法與非接觸式測試法[1]. 接觸式測試法主要是靶板法， 該方法簡單直觀， 但是測試精度低、 可靠性差， 已經(jīng)不適應(yīng)當今的高精度測試要求. 非接觸法例如光電管陣列測量靶、 4光幕靶、 聲靶等也都存在各自的問題與局限性[2]. 近年來， 高速相機交替測量法已經(jīng)成功應(yīng)用于彈丸、 破片的空間坐標測試中， 此方法具有精度高、 實時性高等優(yōu)點[3]. 而高速相機作為測量系統(tǒng)的核心， 其工作狀態(tài)顯得尤為重要， 在此提出一種可以精確控制雙相機高速交替成像的脈寬可調(diào)、 時延可調(diào)的時序脈沖產(chǎn)生系統(tǒng).

1 雙相機工作原理

將兩臺相機放置于垂直于地面的平面， 調(diào)整相機位置， 使兩臺相機的視場交匯， 這樣就形成了測試系統(tǒng)的靶面， 通過時序控制電路控制兩臺相機進行交替拍攝， 當目標通過靶面時， 兩臺相機就會連續(xù)對目標進行拍攝， 獲得圖像信息[4].

1.1 相機特性

設(shè)計中所用相機為DALSA公司的線陣相機Piranha4， 相機分辨率為4k， 像素尺寸為10.56 μm×10.56 μm， 具有高靈敏度、 低讀出噪聲、 高動態(tài)范圍、 高行頻的特點， 在TDI模式最高行頻達100 kHz， 面陣模式最高行頻可達200 kHz[5].

1.2 相機工作模式

相機曝光模式由觸發(fā)事件控制. 觸發(fā)事件包括相機內(nèi)部控制下的內(nèi)觸發(fā)模式， 外部同步信號控制曝光的外部觸發(fā)， 計算機發(fā)送命令的軟觸發(fā). 設(shè)計中通過外觸發(fā)方式觸發(fā)相機， 在該模式下， 外部觸發(fā)信號控制行周期和曝光時間. 在時序控制信號的上升沿開始曝光， 下降沿時開始進行像素轉(zhuǎn)移， 時序脈沖的高電平持續(xù)時間即為曝光時間， 脈寬最小為2 μs. 在像素讀出期間， 觸發(fā)信號的下降沿無效. 外觸發(fā)時序圖見圖 1.

圖 1 外觸發(fā)時序圖Fig.1 Sequence diagram of external triggering

對于P4相機， 面陣模式下的數(shù)據(jù)率可以達到最大. 當相機處于面陣模式時， 相機芯片的兩條線同時曝光. 在觸發(fā)脈沖的第一個上升沿時， 兩行線同時曝光并且數(shù)據(jù)從芯片中讀出. 其中一行數(shù)據(jù)直接由CameraLink數(shù)據(jù)輸出， 另一行數(shù)據(jù)暫時存儲在相機緩沖區(qū)中. 下一個觸發(fā)脈沖信號并不會觸發(fā)芯片曝光， 而是用于讓存儲在緩存區(qū)中的數(shù)據(jù)由CameraLink口輸出[6]. 面陣模式時序圖見圖 2.

圖 2 面陣模式時序圖Fig.2 Sequence diagram of area mode

2 FPGA設(shè)計

設(shè)計選取的FPGA芯片為Xilinx公司的XC6SLX9芯片， 芯片采用45 nm工藝節(jié)點， 顯著降低了靜態(tài)、 動態(tài)和I/O功耗， 具有專用的時鐘布線， 優(yōu)化的邏輯架構(gòu)通過使用雙寄存器6輸入查找表(LUT)結(jié)構(gòu)能夠最大限度地降低所需的邏輯電平， 從而減少延遲并將系統(tǒng)吞吐量提升達25%之多[7].

2.1 系統(tǒng)框圖及FPGA信號功能表

時序脈沖產(chǎn)生系統(tǒng)總共由3部分組成， 分別是脈沖產(chǎn)生部分、 脈寬調(diào)節(jié)部分及時延調(diào)節(jié)部分. 系統(tǒng)總體組成框圖如圖 3 所示.

FPGA程序中用到的信號如表 1 所示.

圖 3 系統(tǒng)組成框圖Fig.3 Block diagram of system

2.2 時序設(shè)計

為了使相機工作在最高行頻200 kHz下， 設(shè)計兩路頻率均為200 kHz的周期脈沖， 同時又要滿足相機最小曝光時間2 μs， 設(shè)計脈寬范圍為2～4 μs.

在FPGA內(nèi)部定義兩個計數(shù)器， 計數(shù)器按照時鐘頻率進行計數(shù)， 由于FPGA芯片的工作頻率為外部晶振提供的50 MHz， 則計數(shù)器總共需要計250個周期才能產(chǎn)生200 kHz的脈沖， 計數(shù)器從0開始計數(shù)， 當計數(shù)值達到249之后， 計數(shù)器重新置0開始新一輪計數(shù)， 以此不斷地產(chǎn)生200 kHz的脈沖， 每50個計數(shù)周期對應(yīng)時間為1 μs， 令p1_out、 p2_out在0～99之間值為1， 100～249之間值為0， 則可以產(chǎn)生脈寬為2 μs周期為5 μs的兩路脈沖， 同理， 可以實現(xiàn)脈寬為3 μs, 4 μs的脈沖[8-9]. 脈沖產(chǎn)生流程見圖 4.

圖 4 脈沖產(chǎn)生流程圖Fig.4 Flow chart of pulse generation

2.3 時延設(shè)計

為了使相機實現(xiàn)先后交替的拍攝， 在兩路脈沖之間設(shè)計了時延. 脈沖周期為5 μs， 所以兩路脈沖之間的時延必須小于5 μs才能保證一臺相機在完成一次曝光之后且在第二次曝光還沒有開始之前另一臺相機可以完成曝光.

在兩路脈沖之間定義計數(shù)器， 對應(yīng)時間從2～4 μs， 當時延計數(shù)器計數(shù)完成之后， 第二路脈沖的計數(shù)器開始計數(shù)， 這樣， 第二路脈沖的產(chǎn)生較第一路脈沖就會有2～4 μs的時延[10].

2.4 按鍵設(shè)計

為了方便對輸出脈沖參數(shù)的實時調(diào)節(jié)， 外加了一塊按鍵電路， 通過按鍵電路可以對兩路脈沖的脈寬及時延進行調(diào)節(jié)， 脈寬、 時延的調(diào)節(jié)范圍均為2～4 μs， 保證兩臺相機隨時都處于交替拍攝的狀態(tài).

在FPGA程序中利用邊沿檢測法的原理對按鍵值進行檢測. 通過按鍵在未按下時為高電平， 對應(yīng)值為1； 按下之后為低電平， 對應(yīng)值為0， 由此與FPGA程序相對應(yīng)[11]. 物理按鍵存在按鍵抖動的現(xiàn)象， 且抖動時間一般在10～20 ms， 所以利用時鐘的上升沿每隔20 ms對按鍵值進行一次檢測， 將檢測到的按鍵值存儲到相應(yīng)寄存器中， 并對前后兩次存儲的按鍵值進行比較， 若前后兩次的按鍵值不同則說明按鍵存在抖動， 檢測到的值并不是真實的按鍵值； 若前后兩次的值均為0則表示按鍵確實被按下； 若前后兩次的值均為1， 則表示按鍵沒有被按下[12]. 在程序中， 按鍵值存儲寄存器key[1]， key[2]發(fā)生1到0的變化， 則按鍵1、 按鍵2被按下， 每次按鍵1、 按鍵2被按下時， 對應(yīng)脈沖的脈寬都會以1 μs為單位遞增， 直到達到其上限值5 μs， 脈寬會重新返回初始值； 同理， 按鍵3被按下時， 兩路脈沖之間的時延以1 μs為單位遞增， 達到上限值之后返回時延初始值. 按鍵電路見圖 5. 按鍵設(shè)計流程見圖 6.

圖 5 按鍵電路圖Fig.5 Diagram of key circuit

圖 6 按鍵設(shè)計流程圖Fig.6 Flow chart of key design

3 實驗結(jié)果

3.1 軟件仿真結(jié)果

圖 7 仿真波形圖Fig.7 Simulation waveform

在ISE里完成程序編寫并編譯通過后， 編寫測試文件， 調(diào)用Modelsim對程序進行仿真， 觀察波形， 圖 7 中第1行灰色部分為時鐘信號， 由于時鐘信號頻率過高， 所以在圖中并不能看到時鐘的波形， 第2行與第3行分別為第1路脈沖與第2路脈沖的波形， 為了方便觀察， 在Modelsim的波形界面添加兩條分別對齊波形上升沿的時間光標， 通過光標顯示第一條光標時刻為30 μs， 第二條時間光標的時刻為35 μs， 則波形的周期為5 μs， 頻率為200 kHz， 再添加一條對齊第二個脈沖上升沿的光標， 此光標時刻為33 μs， 可知第二路脈沖比第一路脈沖延遲了3 μs， 驗證了脈沖頻率及兩路脈沖交替關(guān)系的正確性. 仿真波形如圖 7 所示.

3.2 示波器顯示結(jié)果

在ISE中編寫管腳約束、 時序約束文件， 進行布局布線之后將程序通過JTAG下載到FPGA芯片中， 連接示波器， 由示波器顯示可知兩路脈沖為200 kHz， 初始脈寬為2 μs， 時延為3 μs， 驗證了脈沖頻率及交替的正確性. 示波器波形見圖 8.

圖 8 示波器顯示波形圖Fig.8 Waveform of oscilloscope displaying

3.3 相機拍攝結(jié)果

通過時序控制電路控制兩臺相機進行拍攝， 1號脈沖的脈寬為2 μs， 2號脈沖的脈寬同樣為2 μs， 兩路脈沖之間時延為3 μs， 保證1號相機曝光完成之后， 2號相機再進行曝光， 如此交替地進行連續(xù)拍攝. 調(diào)整后的脈沖由示波器顯示波形可知其正確性. 拍攝完成后， 通過兩臺相機的控制軟件可知， 一號相機在3 s內(nèi)拍攝了600 000幀圖片， 每秒拍攝200 000幀， 計算可知其拍攝頻率為200 kHz； 二號相機拍攝設(shè)定的240 000幀圖像的速率為每秒200 000幀， 則2號相機的工作頻率同樣為200 kHz， 證明兩臺相機在200 kHz的工作頻率下進行了連續(xù)交替的拍攝. 搭建的實驗系統(tǒng)如圖 9， 相機拍攝結(jié)果如圖 10 與圖 11.

圖 9 實驗系統(tǒng)圖Fig.9 Diagram of experiment system

圖 10 一號相機拍攝結(jié)果圖Fig.10 Diagram of NO.1 camera shooting result

圖 11 二號相機拍攝結(jié)果圖Fig.11 Diagram of NO.2 camera shooting result

4 結(jié) 論

本文提出一種基于FPGA實現(xiàn)的脈沖參數(shù)可調(diào)節(jié)時序控制電路并對相機進行控制. 了解了相機曝光時間、 工作頻率等關(guān)鍵性能參數(shù)， 分析了相機外觸發(fā)模式及面陣模式的工作原理； 詳細闡述了基于FPGA的脈沖產(chǎn)生、 時延可調(diào)、 脈寬可調(diào)及按鍵掃描的設(shè)計思路； 結(jié)合仿真及實際實驗結(jié)果， 驗證了該方法的可行性.

[1] 徐菲. 毀傷威力場測試系統(tǒng)軟件關(guān)鍵技術(shù)研究[D]. 太原： 中北大學， 2013.

[2] 陳君， 蘇健軍， 劉吉， 等. 主動照明雙相機交匯法破片空間坐標測試系統(tǒng)研究[J]. 科學技術(shù)與工程， 2017(7)： 173-176, 187.

Chen Jun, Su Jianjun, Liu Ji, et al. Fragment the space coordinate testing system based on active lighting double camera intersection method[J]. Science Technology and Engineering, 2017(7)： 173-176, 187. (in Chinese)

[3] Jiang Baotan, Pan Zhibin, Qiu Yuehong. Study on the key technologies of a high-speed CMOS camera[J]. Optik International Journal for Light and Electron Optics, 2017, 129： 100-107.

[4] Ignacio B, Javier B, Alfredo G, et al. Efficient smart CMOS camera based on FPGAs oriented to embedded image processing[J]. Sensors, 2011, 11(3)： 2282-2303.

[5] Teledyne DALSA發(fā)布全新高速Piranha4相機系列[J]. 電子與電腦, 2011(11)： 75.

Teledyne DALSA releases a new high-speed Piranha4 camera series[J]. Electronic and Computer, 2011(11)： 75. (in Chinese)

[6] Chao Zhujun, Chen Liyong, Kui Jiaoying, et al. Image acquisition system design of camera based on FPGA[J]. Applied Mechanicsand Materials, 2015, 3590(668)： 836-839.

[7] 鄒虹， 紀龍蟄， 邢園丁， 等. 基于FPGA多模時間同步觸發(fā)系統(tǒng)的研究與設(shè)計[J]. 測試技術(shù)學報， 2016， 30(2)： 114-119.

Zhou Hong, Ji Long Zhe, Xing Yuan Ding, et al. Research and design of multi-mode time synchronization triggering system based on FPGA[J]. Journal of Test And Measurement Technology, 2016, 30(2)： 114-119. (in Chinese)

[8] 黃磊， 李自田， 孟楠， 等. 高幀頻CCD圖像傳感器驅(qū)動時序設(shè)計[J]. 電子器件， 2009(2)： 262-264, 268.

Huang Lei, Li Zitian, Meng Nan, et al. Design for CCD image sensor schedule generator with high frame rate[J]. Chinese Journal of Electron Devices, 2009(2)： 262-264, 268. (in Chinese)

[9] 李超， 劉樹昌， 劉鵬， 等. 外觸發(fā)方式下相機同步抓拍系統(tǒng)研究[J]. 測試技術(shù)學報， 2014， 28(4)： 339-344.

Li Chao, Liu Shuchang, Liu Peng, et al. Research of camera synchronous capture system under exteral trigger mode[J]. Journal of Test and Measurement Technology, 2014, 28(4)： 339-344. (in Chinese)

[10] 姬先舉， 溫志渝. 基于CPLD的光積分時間可調(diào)線陣CCD驅(qū)動電路設(shè)計[J]. 傳感器技術(shù)學報， 2006(5)： 1781-1784.

Ji Xianju, Wen Zhiyu. Design of linear CCD driving circuit with tunable integration time based on the CPLD[J]. Chinese Journal of Sensor and Actuators， 2006(5)： 1781-1784. (in Chinese)

[11] 王曉磊. 數(shù)字電路解決按鍵抖動的問題[J]. 民營科技， 2011(8)： 35.

Wang Xiaolei. The problem of solving key jitter of digital circuit[J]. Private Technology, 2011(8)： 35. (in Chinese)

[12] 谷長龍， 李小英. 基于FPGA器件的消除按鍵抖動方法研究[J]. 吉林化工學院學報， 2006(3)： 53-55.

Gu Changlong, Li Xiaoying. Methods of eliminating the jitter of keys based on FPGA devices[J]. Journal Of Jilin Institute of Chemical Technology, 2006(3)： 53-55. (in Chinese)