沈逸磊，薛 盼，葉 峰，洪志良

(復旦大學 專用集成電路與系統(tǒng)國家重點實驗室，上海 201203)

用于多比特正交發(fā)射機的基于圖形轉換的全自動預失真技術

沈逸磊，薛 盼，葉 峰，洪志良

(復旦大學 專用集成電路與系統(tǒng)國家重點實驗室，上海 201203)

多比特正交架構是全數字發(fā)射機方案中最有前景的一種，但因為存在著顯著的非線性，而需要復雜的二維預失真，并且前人提出的迭代測量法建立預失真表時間長約1ms.本文提出了圖樣轉換的方案來解決預失真表建立時間過長的問題.本文方案將預失真表的建立時間縮短到20μs之內，同時對7.2dB PAPR和40MHz帶寬的長期演進(Long Term Evolation, LTE)信號，布局前仿真中預失真后信號帶內誤差能減少到-30.07dB.本文方案不僅節(jié)省了預失真過程的時間和功耗，也使多比特正交發(fā)射機預失真表的實時建立首次成為可能.

全數字發(fā)射機； 多比特正交功放； 二維預失真； 圖樣轉換

近年來無線通信產業(yè)和市場發(fā)展迅速.采用線性功率放大器(簡稱功放)的傳統(tǒng)模擬架構繼續(xù)占據著設計和市場的主流，新型的全數字架構的發(fā)射機正在越來越受到研究者和工業(yè)界的關注，這其中有一部分應當歸功于全數字架構發(fā)射機良好的靈活性和可移植性.此外，全數字架構發(fā)射機可以應用開關功放也是采用全數字架構的一個重要的因素，因為開關功放具有能量效率高的優(yōu)勢.

為了利用好全數字架構發(fā)射機的優(yōu)勢，前人曾提出過許多方案.根據功放輸入端的比特數，這些架構可以分為多比特架構和單比特架構兩大類.在每一類中，又可以按照傳統(tǒng)的正交、極化、移相的框架進行分類.移相單比特架構如文獻[1]，巧妙地將典型的移相調制以脈寬調制移植到單比特架構中.但是，這類設計中的單比特功放不可避免地會引入較多的帶外噪聲，這就需要片上或片外的濾波網絡對其進一步濾除.此外，這種方案只對峰均功率比(Peak-to-Average Power Ratio, PAPR)不太大的信號效果較好.文獻[2]中提出的單比特極化調制，在對大動態(tài)范圍的適應性和誤差向量幅度(Error Vector Magnitude, EVM)上表現得比單比特移相方案更好，但帶外噪聲的問題仍然沒有解決.此外，這兩種方案都需要復雜的CORDIC計算.文獻[3]中的單比特正交架構采用的是ΔΣ調制，雖然不需CORDIC計算，但ΔΣ調制帶來的帶外噪聲比前兩種方案都更高.因此，帶外噪聲壓倒性地占據了功耗的主要部分，功放能量效率變低，而這與采用全數字架構希望能獲得更高能量效率的初衷背道而馳，這就使單比特正交架構的方案的實用性受到了挑戰(zhàn).

因為單比特架構的發(fā)射機一直受帶外噪聲的問題困擾，在全數字發(fā)射機的框架下，多比特架構是不言自明的另一個選擇.但代價是多比特發(fā)射機存在單比特架構天生免疫的非線性問題.文獻[4]展示了一種多比特極化方案，其中采用的是線性功放常用的預失真技術——將預失真分解為AM-AM和AM-PM兩部分分別進行，預失真后信號能達到-28dB的EVM和19.8%的系統(tǒng)效率.盡管該設計的性能令人滿意，但一般認為極化調制發(fā)射機一般而言對寬帶信號的支持較差[5]，這很大程度上阻礙了其在當今無線通信場景中的廣泛應用.

排除了其他的可能性之后，最有前景的全數字發(fā)射機架構就是正交架構.因此，本文以下的討論將圍繞全數字多比特正交架構展開.但在多比特正交架構的領域中目前還沒有很大的進展，這中間很大一部分要歸咎于該架構中獨有的極其復雜的非線性特性.線性功放中的非線性只有AM-AM和AM-PM成分，即只有幅度是非線性的自變量，因而根據定義，這種非線性是一維的.相反，多比特正交架構中的非線性中還存在PM-PM和PM-AM成分，并且相當顯著，因而幅度和相位的相互作用決定了多比特正交架構中非線性的二維特性.因為先前發(fā)表的預失真技術方案多數是針對只有一維非線性的線性功放的，像文獻[4]那樣簡單地模仿用在線性功放上的預失真技術，在多比特正交架構中將不會再奏效.為了實現多比特正交方案，我們需要的是一種針對二維非線性的預失真技術.

文獻[6]中所展示的預失真方案是我們所知的最有前景的方案，也是多比特正交架構中少有的經過了硬件驗證的一個設計.該方案中，預失真器的實現借助的是基于查找表的雙線性插值，在這以外還內建有一條完整的自測量通路和數字信號處理單元來生成預失真器查表插值所需的表項.這個系統(tǒng)有兩種工作模式： 訓練模式和發(fā)射模式.在訓練模式下，系統(tǒng)發(fā)射一個訓練序列，同時根據反饋通路上測得的功放輸出值，迭代地校正功放的輸入以使其接近理想的經過預失真的值.待所有預失真的映射都已經得到并儲存，系統(tǒng)可進入發(fā)射模式，并通過查找相應的預失真數據以及插值對輸入進行預失真.查找表和插值的結合大大降低了需要存儲的數據規(guī)模，并且讓方案變得切實可行，還能保證預失真性能良好.這種基于查找表的雙線性插值，對40MHz帶寬信號，在17.1dBm輸出功率條件下得到了-28dB的EVM，這個結果是比較令人滿意的.

雖然已經有了很大的進步，這個解決方案還不能說是十全十美的.遺留的問題有兩點： 第一，該方案的迭代特點導致預失真查找表的建立相當低效，根據文中描述需要近1ms；第二，迭代方案的收斂特性在文中沒有提及，而該方案是否對比較一般的多比特正交方案都適用是有疑問的.為了解決這些問題，我們提出了一種新的基于非迭代的圖樣轉換的預失真查找表建立方案，優(yōu)化后的方案可以避免上文的提到的兩個缺陷.

本文的結構如下.第2節(jié)呈現的是圖樣轉換的預失真查找表建立方案.第3節(jié)詳細介紹圖樣轉換的原理和實現.第4節(jié)給出綜合和仿真結果.

1 系統(tǒng)描述

在深入介紹之前，有必要大致介紹一下功放的失真特性和預失真技術.圖樣指的是結構化的信號矢量的序列.圖1繪出了兩對圖樣PRED和SQpred、SQdist和DIST之間的關系，這些圖樣反映了功放的輸入-輸出映射.模擬輸出圖樣SQpred是方格，而其對應的未失真的數字輸入圖樣是PRED.數字輸入圖樣SQdist是方格，而其對應的失真的模擬輸出圖樣是DIST.

1.1 系統(tǒng)概要

發(fā)射機有兩個工作模式： 建立模式和發(fā)射模式.為了能讓發(fā)射機發(fā)射不失真的信號，預失真器在發(fā)射模式下開啟，其查找表即PRED存儲在存儲器中.為此，系統(tǒng)首先要被配置在建立模式下以建立預失真器所需的預失真表PRED.圖2是當前方案的示意圖.

建立模式的流程大致如下.首先，功放輸入一個掃遍SQdist的掃描信號，而接收通路測量失真的功放輸出以建立DIST.之后圖樣轉換器開始工作，根據給定的SQpred根據DIST逐點將SQpred轉換為PRED并將PRED寫入存儲器中，以待發(fā)射模式下由預失真器訪問.

1.2 系統(tǒng)的實現

圖3 系統(tǒng)模塊圖Fig.3 Block diagram of the system

本設計系統(tǒng)框圖見圖3.整個系統(tǒng)主體由發(fā)射機、接收機和定制的數字信號處理單元(Digital Signal Processing, DSP)構成，在系統(tǒng)級上形成一個環(huán).發(fā)射機由數字前端(Digital Front End, DFE)、數字上混頻器、功放(Power Amplifier, PA)組成，其中DFE包含升采樣濾波器和數字預失真器兩部分.接收機由低噪聲放大器(Low Noise Amplifier, LNA)、數字下混頻器、可變增益放大器(Variable Gain Amplifer, VGA)、數模轉換器(Analog-to-Digital Converter, ADC)級聯(lián)而成.自動增益控制器(Automatic Gain Controller, AGC)控制VGA的增益，掃描信號發(fā)生器輸出可饋給上混頻器，兩模塊其實都是圖3中未繪出的系統(tǒng)控制器的一部分.DSP從ADC獲得信號，繼而將預失真表送給預失真器.DSP由三部分構成： MEMdist用于存儲失真圖樣DIST，MEMpred用于存儲預失真圖樣PRED，圖樣轉換器實現構造PRED的運算.圖樣轉換的詳細算法和過程在下一節(jié)詳述.

系統(tǒng)模式可以用串行外圍接口(Serial Peripheral Interface, SPI)等進行配置.在建立模式下，上混頻器選擇掃描信號為輸入，接收機作為接收通路來測量功放輸出；功放輸出衰減后耦合到下混頻器的輸入端.在發(fā)射模式下，發(fā)射機和接收機以時分雙工的方式工作.

2 圖樣轉換的原理和算法

2.1 雙線性插值的原理

理想情況下，可認為PRED、SQpred、DIST、SQdist4個圖樣都足夠密，可以使PRED或DIST中任意一個四邊形格子內部的非線性都很小.假定pred(·)是功放的預失真函數，能從功放的輸出倒推到其輸入.給定一個輸入P以及4個相鄰點A、B、C、D，并且這4個點構成逆時針圍繞P的凸四邊形的4個頂點時，當局域線性條件滿足時下式近似成立：

pred(P)≈ (1-α)(1-β)pred(A)+α(1-β)pred(B)+

αβpred(C)+(1-α)βpred(D)，

(1)

其中α、β是處于[0,1)之間的系數，并滿足：

P=(1-α)(1-β)A+α(1-β)B+αβC+(1-α)βD.

(2)

在上例中，A、B、C、D被稱作P關于pred(·)的4個有序的相鄰點.只有對應某個給定的SQpred的PRED已知，并且此SQpred里對函數定義域里任意一個P都有4個相鄰點A、B、C、D時，算法才可以應用.圖4(a)中繪出了一般的情況.

構造出這樣的PRED以后，下面主要的任務就是找到相鄰點A、B、C、D和對應的系數α、β了.為了能使這個過程能容易完成，最簡單的辦法是令SQpred為方格，這就有：

(3)

如果把格子的大小定義為1.相應地，α、β也可以表示為：

(4)

在預失真器的硬件實現中，A、B、C、D可以根據P的最高位(Most Significant Bit, MSB)尋址得到，而α、β只需取P的最低位(Least Significant Bit, LSB)即可.圖4(b)繪出了pred(·)的定義域里的格點取方格的特殊情形(SQpred的情形).

圖4 插值的不同實現方法Fig.4 Different realizations of the interpolation

2.2 圖樣轉換的原理

下一步就是獲得預失真函數pred(·)，或者等效地也可以用對應一個給定方格點SQpred的預失真圖樣來代替.

給定輸入來測量功放的輸出很容易.但給定輸出要求功放的輸入就難多了——除非測量和分析迭代進行，這正是文獻[6]的做法.于是，我們提出用下面的間接法來獲得想要的預失真對應關系：

(1) 測量對應某個給定的方格點SQdist的失真圖樣；

(2) 對PRED中每個要求的pred(P)，求P在DIST中的4個相鄰點并用內插法得到一個pred(P)的近似值.之后用這些pred(P)的近似值構造PRED.

上面(2)中用到的內插如圖4(c)所示.注意此時DIST并非方格點，其格子是一般的凸四邊形，這就導致了兩個問題： 首先，如果不加優(yōu)化，為了確定相鄰點需要遍歷DIST中的每一個格子，這樣做的代價是每個格子至少要做8次乘法，而搜索的規(guī)模與DIST中的格子數成正比，這個方案很難讓人接受；其次，當DIST的格子不是矩形時，求得α、β也并不容易.因此，尋求硬件可實現的圖樣轉換算法是關鍵的一步.

2.3 硬件可實現的圖樣轉換算法

本設計提出了一種優(yōu)化的兩步式相鄰點搜索方案來回避上述困難： 第一步，將P與DIST中的所有點(而非格子的邊)相比較，根據得到的結果圈定一個粗略范圍，即包含P的所在格ABCD的待定格集合{AiBiCiDi}；第二步，再在{AiBiCiDi}內進一步搜索P的所在格ABCD.

那么第一步的實施就轉化成了，對DIST中一個具體的待定格AiBiCiDi，如何定義以及判斷其屬于不屬于{AiBiCiDi}.易知，P被AiBiCiDi包圍的一個必要條件是，P的x坐標不超出AiBiCiDi4個頂點的x坐標范圍，并且P的y坐標不超出AiBiCiDi4個頂點的y坐標范圍.那么DIST中所有滿足該必要條件的格子AiBiCiDi就組成了待定格集合{AiBiCiDi}.根據這種定義，篩選的判別式，如式(5)所示，是易于計算的：

(5)

圖5 待定格的合并Fig.5 Coalescence of the candidate cells

實際的算法實現仍然要求我們給出一個確定的待定格上限.理論上待定格當中可能存在兩個格子的拓撲距離任意遠，并且待定格的總數可能達到任意多.不過，當某兩個待定格所夾的行(列)數超過1行(列)時(以相鄰的兩行所夾的行數為0，以此類推)，中間的格子必然很扁(參見圖5(a)，其中深色格是所在格；淺色和深色格都是待定格).

表面上，任意多總數的待定格會使方格排除法并不能簡化搜索格子的運算.不過可以再做一步近似： 考慮到存在兩個待定格的拓撲距離很遠時，中間很扁的格子可以合并而并不顯著影響插值精度.合并的結果總可以使合并后的待定格形成不超過井字形3×3的9格.圖5(b)繪出了合并后格子在DIST和SQdist中的對照情形.待定格合并后，排查的規(guī)模就減小到在不超過9個合并后的新待定格中找到1個所在格了，這個計算量是可以承受的.

接著，對每一個待定格AiBiCiDi，進一步檢查AiBiCiDi是否包圍P.僅當滿足式(6)時AiBiCiDi包圍P：

(6)

其中： ×表示兩矢量的叉積；Ai、Bi、Ci、Di是格子逆時針順序的4個頂點.搜索一直進行到找到一個包圍P的AiBiCiDi為止，該AiBiCiDi就是所求的所在格ABCD.

一旦找到所在格，P相對于所在格的歸一化位置系數由式(7)給出：

(7)

其中α、β是兩個維度上的歸一化位置系數，如圖4(a)所示.

已知所在格的位置和歸一化位置系數，預失真的近似值是：

(8)

2.4 圖樣轉換的硬件實現

圖樣轉換算法的流程圖實現如圖6所示.實現該流程的DSP由失真圖樣存儲器(MEMdist)、圖樣轉換器、預失真圖樣存儲器(MEMpred)組成，如圖7所示MEMdist把失真序列組織成DIST并儲存之.訓練序列結束時，系統(tǒng)控制器啟動逐項計算PRED的序列，并將結果存在MEMpred里.內部循環(huán)和分支由有限狀態(tài)機控制.

3 綜合和仿真結果

3.1 綜合

本設計采用TSMC 65 nm工藝實現，數字部分綜合采用Synopsys Design Compiler和IC Compiler.數字部分所占面積為0.34 mm2.

3.2 仿真

系統(tǒng)的仿真涵蓋了3種情況：

仿真Ⅰ是應用理想預失真圖樣在MatLab平臺上的行為級仿真.預失真后帶內誤差是-39.83dBc，左右鄰帶誤差都是-52dBc.

仿真Ⅱ是應用圖樣轉換器生成的預失真圖樣在MatLab平臺上的行為級仿真.預失真后帶內誤差是-34.87dBc，左右鄰帶誤差分別是-43dBc和-44dBc.

仿真Ⅲ是應用圖樣轉換器生成的預失真圖樣在Cadence平臺上的布局前仿真.除了ADC采用行為級模型以加速仿真以外，整個系統(tǒng)在晶體管級進行仿真.仿真Ⅲ結果顯示，針對7.2dB PAPR、40MHz帶寬的LTE信號，在13.82dBm的發(fā)射信號功率下，系統(tǒng)可以將發(fā)射機的帶內誤差從-16.55dB降至-30.07dB.

在仿真Ⅲ中，預失真表的完整建立分為兩步，即圖樣測量和圖樣轉換.ADC工作在40MHz采樣頻率下時，圖樣測量占時13.6μs.圖樣轉換約占時3μs，這取決于發(fā)射機失真圖樣的不同而略有差異.

4 結 語

本文提出了圖樣轉換法來建立預失真系數表，以應用于基于查找表的雙線性預失真器，可以很好地消除多比特正交數字發(fā)射機的復雜二維失真： 建立模式下發(fā)射機發(fā)射掃描信號，通過片上的接收通路測量耦合而得的輸出信號，經數字信號處理單元計算得到預失真查找表.根據這種方法，文中給出了實際的設計實例.相較于前人提出的迭代測量法每一次預失真表的建立會在發(fā)射機和接收機都被占用的情況下持續(xù)約1ms，本文提出的圖樣轉換法的最大優(yōu)勢是訓練時間短.考慮圖樣測量的時間(13.6μs)小于LTE-TDD系統(tǒng)中發(fā)射機過渡時間(17μs)，這意味著有可能在每個幀的發(fā)射之前都重新進行一次預失真表的建立，從而預失真表可以在通信過程中隨時更新以緊跟發(fā)射機失真特性的變化而不需打斷收發(fā)進程.

[1] WALLING J S, LAKDAWALA H, PALASKAS Y,etal. A Class-E PA with pulse-width and pulse-position modulation in 65 nm CMOS [J].IEEEJournalofSolid-StateCircuits, 2009,44(6)： 1668-1678.

[2] NUYTS P A J, SINGERL P, DIELACHER F,etal. A fully digital delay line based GHz range multimode transmitter front-end in 65-nm CMOS [J].IEEEJournalofSolid-StateCircuits, 2012,47(7)： 1681-1692.

[3] ZHAO Y, SHEN Y, XUE P,etal. An all-digital gigahertz Class-S transmitter in a 65-nm CMOS [J].IEEETransactionsonVeryLargeScaleIntegrationSystems, 2016,24(4)： 1402-1411.

[4] YE L, CHEN J, KONG L,etal. Design considerations for a direct digitally modulated WLAN transmitter with integrated phase path and dynamic impedance modulation [J].IEEEJournalofSolid-StateCircuits, 2013,48(12)： 3160-3177.

[5] LIANG P, WANG H, PENG C H,etal. Digital transmitter design for mobile devices [J].IEEECommunicationsMagazine, 2013,51(10)： 114-123.

[6] WANG H, PENG C H, CHANG Y,etal. A highly-efficient multi-band multi-mode all-digital quadrature transmitter [J].IEEETransactionsonCircuits&SystemsIRegularPapers, 2014,61(5)： 1321-1330.

FullyAutomaticPredistortionBasedonProfileInversionforMulti-bitCartesianTransmitters

SHENYilei,XUEPan,YEFeng,HONGZhiliang

(StateKeyLabofASIC&System,FudanUniversity,Shanghai201203,China)

The multi-bit Cartesian scenario, one of the most promising scenarios among the all-digital diversity of the transmitters, exhibits significant nonlinearity and requires complex 2D predistortion. As a partial solution to building the predistortion coefficients, iterative measurement has been proposed, but it is imperfect with respect to its lengthy procedure which takes around 1 ms. We propose a novel scheme of profile inversion to tackle the problems. Compared to iterative measurement, our scheme greatly reduces the setup time in the predistortion coefficients to less than 20 μs, while achieving predistorted in-band error of -30.07 dB with an LTE signal with 7.2 dB PAPR in pre-layout simulation. Not only does the present scheme save the time and power consumption in the predistortion process, but also it renders a real-time predistortion setup for multi-bit Cartesian transmitters practicable for the first time.

all-digital transmitter; multi-bit Cartesian power amplifier; 2D predistortion; profile inversion

0427-7104(2017)06-0725-07

2017-03-23

沈逸磊(1991—)，碩士研究生；洪志良，教授，通信聯(lián)系人，E-mail： zlhong@fudan.edu.cn.

TN4

A