盛文巍，王 靜，馬戎燕，關(guān) 宇，劉睿智

(1.北京精密機電控制設(shè)備研究所, 北京 100076；2.北京臨近空間飛行器系統(tǒng)工程研究所，北京 100076；3.中汽認證中心, 北京 100044)

基于數(shù)字與模擬采集同步測控技術(shù)的研究

盛文巍1，王 靜1，馬戎燕2，關(guān) 宇3，劉睿智1

(1.北京精密機電控制設(shè)備研究所, 北京 100076；2.北京臨近空間飛行器系統(tǒng)工程研究所，北京 100076；3.中汽認證中心, 北京 100044)

當(dāng)前數(shù)字化閉環(huán)控制航天伺服系統(tǒng)測試時采用一種基于1553B總線控制和A/D模擬采集的測控系統(tǒng)設(shè)備，當(dāng)進行動態(tài)特性測試時，1553B與A/D間的啟動延遲導(dǎo)致測試結(jié)果的精度不準確;為了消除數(shù)?；旌峡刂葡到y(tǒng)下啟動零點誤差對伺服系統(tǒng)動態(tài)特性的影響，對啟動零點誤差來源進行了分析，在伺服系統(tǒng)1553B總線架構(gòu)數(shù)字化閉環(huán)控制的基礎(chǔ)上，采用基于PXI硬件平臺的數(shù)字與模擬采集啟動零點同步技術(shù)，解決了由于啟動同步時間差導(dǎo)致伺服系統(tǒng)動態(tài)特性數(shù)據(jù)處理結(jié)果跳變的問題，大大提高了伺服測控系統(tǒng)的測試精度。

數(shù)字與模擬采集；同步；測控

0 引言

隨著我國航天伺服產(chǎn)品研制水平的不斷進步，數(shù)字化的伺服系統(tǒng)正朝著高可靠性、高效率的方向發(fā)展。在航天伺服系統(tǒng)中，人們對各類測試設(shè)備、單機的性能和可靠性非常重視[1-3]，對伺服系統(tǒng)的性能要求也越來越高，這就需要一套高精度的伺服測控系統(tǒng)來保證伺服系統(tǒng)測試數(shù)據(jù)的準確度。本文研究的航天伺服測控系統(tǒng)是基于PXI硬件平臺的數(shù)字與模擬[4-6]采集啟動零點同步技術(shù)的一體化伺服測控系統(tǒng)。該伺服測控系統(tǒng)采用具有系統(tǒng)穩(wěn)定性高、板卡接插可靠性高等優(yōu)點的PXI總線工控機；采用具有抗干擾能力強、雙冗余方式可靠性高、體積小、重量輕、使用更方便等優(yōu)點的1553B總線控制方式；同時兼容模擬采集進行伺服性能測試。

1 測控系統(tǒng)技術(shù)要求及存在的問題

基于1553B總線控制和A/D采集[7-8]變換的伺服測控系統(tǒng)進行伺服系統(tǒng)動態(tài)特性的測試時，傳統(tǒng)測控軟件采用串行調(diào)用1553B接口卡和A/D采集卡兩種板卡啟動函數(shù)的方法來實現(xiàn)數(shù)據(jù)采集的啟動，Windows操作系統(tǒng)下內(nèi)存分頁、設(shè)備中斷、任務(wù)調(diào)度等都有可能造成板卡啟動間隔延遲，1553B與A/D間的啟動延遲對動態(tài)特性的處理結(jié)果有至關(guān)重要的影響，因此必須設(shè)法保證數(shù)?；旌舷聠恿泓c的同步。

2 主要研究內(nèi)容及技術(shù)方案

本文介紹的伺服測控系統(tǒng)是基于網(wǎng)絡(luò)化和數(shù)字總線技術(shù)的自動化測試設(shè)備，經(jīng)過前期協(xié)調(diào)，考慮到環(huán)境布局特點，采用的現(xiàn)場總線式分布控制系統(tǒng)結(jié)構(gòu)。數(shù)據(jù)服務(wù)器位于單元測試間內(nèi)，集中監(jiān)控伺服系統(tǒng)測試全過程，發(fā)送控制指令給測控服務(wù)器，同時接收測控計算機系統(tǒng)發(fā)回的測試信息，處理、顯示并可打印輸出。其以PXI總線計算機為核心，采用嵌入式內(nèi)置PXI控制器，通過PXI機箱擴展槽上的1553B總線通訊接口卡、總線耦合變壓器及附件、總線電纜等完成與伺服系統(tǒng)的總線通訊，測試軟件根據(jù)1553B協(xié)議要求設(shè)定為BC工作方式，控制信號由1553B接口卡通過1553B總線傳輸?shù)较到y(tǒng)控制器上，系統(tǒng)控制器接收到BC指令后經(jīng)過DSP運算，D/A輸出、功率放大等環(huán)節(jié)對伺服產(chǎn)品進行控制，根據(jù)產(chǎn)品對應(yīng)的運動反饋，系統(tǒng)控制器將采集到的傳感器信號經(jīng)過內(nèi)部A/D變換同步傳回主總線至主控計算機，與此同時，需要采集模擬信號通過控制器端模擬信號接口經(jīng)過轉(zhuǎn)接箱直接傳送至適配箱內(nèi)，部分信號經(jīng)隔離模塊調(diào)理變換后，最終由模擬電纜送入A/D采集卡完成模擬信號的采集和處理。計算機系統(tǒng)組成如下：1)采用PXI工業(yè)控制計算機。2)64通道單端/32通道差分輸入通道PXI數(shù)據(jù)采集卡。3)1～4通道多功能1553B總線接口卡。

該伺服測控系統(tǒng)的設(shè)計研制首要解決的問題就是克服數(shù)?；旌峡刂葡到y(tǒng)下啟動零點誤差(以下簡稱啟動零點誤差)對伺服系統(tǒng)動態(tài)特性的影響。

2.1 啟動零點誤差對動態(tài)特性的測試結(jié)果影響分析

在基于1553B的伺服系統(tǒng)測試中，測試儀通過1553B總線向伺服系統(tǒng)控制器發(fā)送測試項目指令信號，伺服系統(tǒng)控制器收到數(shù)字指令后輸出伺服閥控制電流控制伺服作動器動作，并根據(jù)伺服作動器反饋閉環(huán)[9-10]運算調(diào)整對伺服作動器的實際控制指令。伺服系統(tǒng)測試結(jié)構(gòu)圖如圖1所示。

圖1 伺服系統(tǒng)測試結(jié)構(gòu)圖

伺服系統(tǒng)測試過程中，測試儀只能采集到伺服作動器的模擬量反饋信號，而無法采集到伺服系統(tǒng)控制器實際發(fā)出的模擬量控制信號。在進行伺服系統(tǒng)動態(tài)特性測試時，只能使用通過1553B總線傳輸?shù)臄?shù)字指令信號作為參考信號與作動器模擬量反饋信號進行數(shù)據(jù)處理運算。

設(shè)A/D采集卡和1553B接口卡的啟動時間差為△t(ms)，動態(tài)特性測試信號頻率為ω(rad/s)，則由啟動時間差產(chǎn)生的理論相位滯后△θ(°)為：

△θ= (360 × △t×ω) / (1000 × 6.28)

(1)

由△θ的計算公式可知，誤差和△t與ω的乘積成正比關(guān)系。因動態(tài)特性測試的頻率點是固定的，所以△θ與△t成正比關(guān)系。

在上述伺服系統(tǒng)測試結(jié)構(gòu)下，A/D采集卡和1553B接口卡的啟動同步時間差是影響伺服系統(tǒng)動態(tài)特性測試精度的重要因素。以往伺服產(chǎn)品測試過程中，由于沒有采用啟動零點同步技術(shù)，會出現(xiàn)伺服系統(tǒng)動態(tài)特性數(shù)據(jù)處理結(jié)果跳變的情況，需要對歷史數(shù)據(jù)進行分析篩選，嚴重影響了工作效率。

2.2 啟動零點誤差來源分析

目前，因為各個板卡廠商生產(chǎn)的A/D采集卡和1553B接口卡均為單一需求設(shè)計，即每種板卡有獨立的函數(shù)調(diào)用接口，所以在伺服系統(tǒng)測試軟件的設(shè)計過程中一般采用串行調(diào)用兩種板卡啟動函數(shù)的方法來實現(xiàn)數(shù)據(jù)采集的啟動。

設(shè)A/D采集卡和1553B接口卡的啟動時間差在理想模型中為△t1，在現(xiàn)實模型中為△t，下面分別在兩種模型條件下對誤差來源進行分析。

理想模型下△t1分析：

理想模型定義：

執(zhí)行兩種板卡的啟動函數(shù)期間無任何硬件中斷需要處理。

操作系統(tǒng)為單任務(wù)模型，不會發(fā)生線程調(diào)度切換。

測控計算機CPU主頻為GHz級別，執(zhí)行單條匯編語句時間不大于5 ns。

測控計算機CPU使用32 bit 33 MHz PCI總線與板卡通訊。

調(diào)用板卡啟動函數(shù)前已完成板卡的所有設(shè)置工作。

理想模型條件下，△t1為CPU執(zhí)行啟動第一塊板卡后從系統(tǒng)內(nèi)核返回所需的匯編代碼和啟動第二塊板卡所需的匯編代碼的時間之和。測試程序調(diào)用板卡啟動函數(shù)時，將調(diào)用操作系統(tǒng)WriteFileW或DeviceIoControl函數(shù)通過軟件中斷進入內(nèi)核，經(jīng)運行于內(nèi)核層的板卡驅(qū)動程序?qū)遢d寄存器中啟動位置1，板卡啟動過程如圖2所示。

圖2 板卡啟動過程圖

由于在圖2所述的啟動過程中，板卡動態(tài)庫啟動函數(shù)WriteFileW或DeviceIoControl函數(shù)進入操作系統(tǒng)內(nèi)核以及系統(tǒng)內(nèi)核進行驅(qū)動請求分發(fā)的匯編代碼數(shù)量未知，無法精確計算△t1，所以將在現(xiàn)實模型條件下通過試驗和概率分布對理想模型下△t1進行估算。

現(xiàn)實模型下△t分析：

現(xiàn)實模型定義：

執(zhí)行兩種板卡的啟動函數(shù)期間硬件中斷需進行處理。

操作系統(tǒng)為Windows XP多任務(wù)模型，會發(fā)生時間片輪轉(zhuǎn)的線程調(diào)度切換。

其他條件同理想模型。

執(zhí)行兩種板卡的啟動函數(shù)期間可能發(fā)生的硬件中斷有：時間中斷、輸入/輸出外設(shè)中斷、DMA傳輸中斷、CPU運算錯誤中斷等。由于Windows XP操作系統(tǒng)無法完全屏蔽硬件中斷，所以在僅有硬件中斷發(fā)生的條件下，設(shè)處理中斷所需的時間為t，則：

△t= △t1+t

(2)

此外Windows XP操作系統(tǒng)的多任務(wù)調(diào)度算法是基于時間片輪轉(zhuǎn)的優(yōu)先級調(diào)度，線程的優(yōu)先級越高只能代表線程獲得新的時間片的概率越大，但當(dāng)本次時間片結(jié)束時，當(dāng)前線程必須讓出CPU控制權(quán)，等待下一次獲得時間片。所以，啟動兩種板卡的過程中，一旦發(fā)生了線程調(diào)度，則△t的數(shù)值將達到操作系統(tǒng)線程調(diào)度的耗時級別，約為毫秒級。

為了摸清現(xiàn)實模型下△t的分布情況，進行了以下試驗：

將測試儀與伺服產(chǎn)品連接，進行動態(tài)特性測試，最終將采集到的伺服作動器反饋與理論信號進行相關(guān)計算。

將如上描述的試驗進行40遍，每遍動態(tài)特性測試共設(shè)15個頻率點，每個頻率點測試開始時均需重新啟動兩種板卡，使用啟動兩種板卡前后CPU內(nèi)時鐘寄存器的差值作為△t的實際數(shù)值，試驗結(jié)果如表1所示，各頻率點在最短△t與最長△t相位比較如表2所示。

表1 △t試驗結(jié)果表

表2 最短△t與最長△t相頻比較表

根據(jù)上述試驗，可以得知△t1約為20 μs，小于最小A/D周期100 μs一個數(shù)量級，不影響動態(tài)特性測試最終的數(shù)據(jù)處理結(jié)果。但△t最長達到2.5 ms，影響測試精度基本在8%左右，嚴重影響了動態(tài)特性測試的數(shù)據(jù)處理結(jié)果?！鱰的概率分布圖如圖3所示。

圖3 △t概率分布圖

2.3 解決方案

根據(jù)上述啟動零點誤差來源分析，造成啟動零點誤差的原因是操作系統(tǒng)的任務(wù)調(diào)度和分層函數(shù)調(diào)用帶來的時間開銷，任何軟件設(shè)計方案均無法繞過操作系統(tǒng)徹底解決該問題，所以該伺服測控系統(tǒng)使用PXI硬件同步的方式攻克該技術(shù)難關(guān)。

硬件同步解決方案立足于從根本上解決出現(xiàn) △t的原因，吉布以來軟件編程實現(xiàn)多塊板卡之間的啟動同步，而采用PXI系統(tǒng)TTL觸發(fā)總線來對兩塊板卡進行強制同步。

NI在1997年開發(fā)并發(fā)布了PXI規(guī)范，1998年將其推出成為一種開放的工業(yè)規(guī)范，以滿足日益增長的復(fù)雜儀器系統(tǒng)需求。PXI中將PCI(Peripheral Component lnterconnect,外圍組建互聯(lián))電器總線與 CompactPCL中堅固的，模塊化的歐式機械封裝結(jié)合在一起，并增加了專門的同步總線和一些關(guān)鍵的軟件性能。PXI還增加了一些機械，電氣和軟件方面的性能，定義了用于測試測量、數(shù)據(jù)采集、生產(chǎn)制造等應(yīng)用的完整系統(tǒng)。這些系統(tǒng)為生產(chǎn)測試、軍事和航空航天、機器監(jiān)測、自動化和工業(yè)測試等應(yīng)用提供服務(wù)。

基于PXI規(guī)范的工控機機箱中具有高性能的 PXI背板，該背板包括33 Mhz 32 bit PCI總線，定時總線以及觸發(fā)總線。PXI模塊化儀器系統(tǒng)中增加了專用的10 MHz系統(tǒng)參考時鐘、PXI觸發(fā)總線、星形觸發(fā)總線和槽與槽之間的局部總線，如圖4所示，從而在保持 PCI總線所有優(yōu)勢的同時，能夠滿足高級定時、同步和相鄰槽直接通信等應(yīng)用中的需求。

圖4 PXI總線結(jié)構(gòu)圖

硬件設(shè)計方案的實現(xiàn)方法是：1553B接口卡在調(diào)用啟動函數(shù)后處于等待觸發(fā)狀態(tài)，A/D采集板卡則在采集啟動的同時通過PXI觸發(fā)總線向1553B接口卡發(fā)送一個TTL電平脈沖，觸發(fā)1553B接口卡的總線輸出，完成兩塊板卡的啟動同步，方案結(jié)構(gòu)如圖5所示。

圖5 硬件方案結(jié)構(gòu)圖

由于PXI_BUS部分的觸發(fā)信號電平為5 V，而板卡FPGA部分的電平為3.3 V，使用SN74ALVC164245芯片進行電平轉(zhuǎn)換，PXI觸發(fā)信號電平轉(zhuǎn)換電路如圖6所示。板卡FPGA內(nèi)置控制邏輯軟件，控制該芯片的1DIR管腳，通過高低電平設(shè)置板卡的輸入/輸出方向，A/D采集板卡1DIR設(shè)為低電平，1553B接口卡設(shè)為高電平，在初始化的采用SetPXITriggerlineOutput函數(shù)配置A/D采集板卡的啟動信號輸出到PXI背板Trigger線上，1533B接口卡用CfgDigEdgeTrig函數(shù)配置為用PXI背板Trigger出發(fā)啟動，并且所有卡配置時鐘時都用PXI背板的10 M始終作為采集時鐘，這樣就實現(xiàn)了同步啟動并且同步采集的功能。以一塊A/D采集板卡(主卡)和1553B接口卡(從卡)為例同步工作流程如下：

1)配置兩塊卡時鐘源均為PXI背板的10 M時鐘作為采集時鐘。

2)配置主卡觸發(fā)輸出到PXI總線的Trigger。

3)配置從卡位外觸發(fā)，并選擇觸發(fā)源為Trigger。

4)啟動主卡，信號經(jīng)由FPGA內(nèi)置控制邏輯輸出到PXI總線到Trigger上。

5)從卡收到啟動信號后，由于啟動信號是FPGA片內(nèi)行為，幾乎不存在延時，從卡與主卡同一時間開始工作。

圖6 觸發(fā)信號轉(zhuǎn)換電路圖

3 試驗結(jié)果與分析

該解決方案中存在的板卡的啟動時間差等于1553B接口卡收到觸發(fā)信號到實際啟動1553B指令輸出的時間，該時間可以通過示波器捕獲PXI總線上的觸發(fā)信號和1553B總線的消息波形計算獲得，結(jié)果如圖7所示，從觸發(fā)信號上升沿80%處至1553B第一個數(shù)據(jù)字波形下降沿的時間約為7.2 μs，遠小于A/D最小采樣周期100 μs，對測試精度的影響可以忽略不計。

圖7 示波器捕獲的觸發(fā)信號和1553B接口卡輸出波形

該伺服測控系統(tǒng)采用啟動零點同步技術(shù)后，仍然保留了原

來不使用同步技術(shù)的調(diào)用方式，在只有1553B總線進行控制時使用啟動零點同步技術(shù)，保證了伺服測控系統(tǒng)使用的靈活性。

試驗結(jié)果表明，PXI硬件觸發(fā)時序能夠改變軟件觸發(fā)帶來的伺服動態(tài)特性測試概率性誤差為固定量級誤差，誤差范圍不影響動態(tài)特性計算精度，提高了基于1553B總線的伺服系統(tǒng)動態(tài)特性測試的精度。

4 結(jié)論

本文通過對基于1553B總線的伺服系統(tǒng)測試儀動態(tài)測試精度進行分析，找出了在無模擬指令反饋條件下影響動態(tài)特性測試精度的主要因素，并設(shè)計了基于PXI平臺的數(shù)?；旌蠁恿泓c同步技術(shù)方案，經(jīng)理論分析和驗證，該方案能夠在1553B數(shù)字總線和A/D采集聯(lián)合測試條件下，有效的保證伺服系統(tǒng)動態(tài)測試的精度，為伺服產(chǎn)品性能分析提供了更加有效的數(shù)據(jù)支撐。對基于1553B總線的伺服測控系統(tǒng)的研制具備指導(dǎo)意義，提高了測控系統(tǒng)的研發(fā)水平。

[1] 張志成, 張合新. 基于PXI總線的導(dǎo)彈伺服機構(gòu)測試系統(tǒng)[J]. 計算機測量與控制, 2006, 14(12): 1657-1659.

[2] 岳 超, 董國才, 喻 戈, 等. 基于RTX的導(dǎo)彈半實物仿 真系統(tǒng)設(shè)計[J]. 彈箭與制導(dǎo)學(xué)報, 2016, 36(1): 19-22.

[3] 劉 曄, 鐔雄師, 陳 然,等. 裝甲車車載設(shè)備絕緣電阻與開關(guān)導(dǎo)通狀態(tài)測試儀的研發(fā)[J]. 中國測試, 2013, 39(4): 69-72.

[4]陳 侃, 馮 琳, 賈 林,等.基于RTDS的光伏并網(wǎng)數(shù)字物理混合實時仿真平臺設(shè)計[J]. 電力系統(tǒng)保護與控制, 2014, 42(3): 42-48.

[5]朱藝穎. 電力系統(tǒng)數(shù)?；旌戏抡婕夹g(shù)及發(fā)展應(yīng)用[J]. 中國電力科學(xué)研究院, 2015, 36(12): 42-47.

[6]李光輝, 何國慶, 郝木凱, 等. 基于NI-PXI微電網(wǎng)多模式數(shù)模混合仿真平臺的設(shè)計與實現(xiàn)[J]. 電力系統(tǒng)保護與控制, 2015, 43(20): 107-113.

[7]賈金艷, 陳海峰, 丁炳源,等. 彈內(nèi)高速1553B總線RT端軟件設(shè)計與應(yīng)用[J]. 計算機測量與控制, 2016, 24(1): 162-167.

[8]朱習(xí)松, 王健軍, 劉士全. 基于FPGA和64843的1553B總線應(yīng)用[J]. 電子質(zhì)量, 2016(03): 60-63.

[9]顧慧杰, 王 彬, 趙旋宇, 等. 多級控制中心全局電網(wǎng)潮流計算及閉環(huán)控制仿真系統(tǒng)[J]. 電力系統(tǒng)保護與控制, 2014, 42(17): 52-59.

[10]裴?？? 張 博, 張 博. 數(shù)字閉環(huán)光纖陀螺的死區(qū)分析和抑制方案研究[J]. 計算機測量與控制, 2014,22(4): 1254-1256.

Research of Measurement and Control System Based on Digital and Analog Acquisition Synchronization

Sheng Wenwei1,Wang Jing1,Ma Rongyan2,Guan Yu3,Liu Ruizhi1

(1.Beijing Research Institute of Precise Mechatronic Controls,Beijing 100076,China;2.Beijing Institute of Nearspace Vehicle’s Systems Engineering,Beijing 100076,China;3.China Automobile Certification Center,Beijing 100044,China)

when testing the digital closed-loop control aerospace servo system we use a measurement and control system based on 1553B bus control and A/D analog acquisition. When dynamic characteristics test is performed,the initiation delay between 1553B and A/D leads to inaccurate test results. In order to eliminate the influence of synchronization error on the dynamic characteristics of the servo system under the mixed control system, the reasons for the error of the starting point is analyzed,Combined with the characteristics of the digital closed-loop control servo system bus architecture,the measurement and control system introduced in this paper adopts the digital and analog acquisition zero synchronization technology based on PXI hardware platform.It overcomes the influence of synchronization error on the dynamic characteristics of the servo system under the mixed control system.It also improves the test accuracy.

digital and analog acquisition;synchronization;measurement and control.

2017-05-14；

2017-05-25。

盛文巍(1986-)，男，山東蓬萊人，碩士，工程師，主要從事測控軟件設(shè)計與開發(fā)方向的研究。

1671-4598(2017)12-0030-04

10.16526/j.cnki.11-4762/tp.2017.12.008

TP273

A