張普杰，王衛(wèi)東，李耀臻

(桂林電子科技大學(xué) 信息與通信學(xué)院，廣西 桂林 541004)

電流模式的高階曲率補(bǔ)償CMOS帶隙基準(zhǔn)源

張普杰1，王衛(wèi)東2，李耀臻3

(桂林電子科技大學(xué) 信息與通信學(xué)院，廣西 桂林541004)

因為傳統(tǒng)的帶隙電壓基準(zhǔn)源只經(jīng)過了一階溫度補(bǔ)償，且輸出電壓只能在1.2V左右，所以為了得到一個可調(diào)的、更高精度的電壓基準(zhǔn)源，提出了電流模式的帶隙電壓基準(zhǔn)源電路。電路采用了高階曲率補(bǔ)償方法，且輸出的基準(zhǔn)電壓可根據(jù)輸出電阻的大小進(jìn)行調(diào)節(jié)。電路采用gpdk090CMOS工藝，通過Spectre仿真，當(dāng)電源電壓為3.6V、在-60℃～-120℃溫度范圍內(nèi)、溫度系數(shù)為14.4×10-6/℃ 時電源電壓抑制比為78.3dB，輸出電壓平均為1.162V。

帶隙電壓基準(zhǔn)源；高階曲率補(bǔ)償；溫度系數(shù)；電壓抑制比

0 引言

基準(zhǔn)源是模擬集成電路設(shè)計中經(jīng)常用到的重要電路，分為電壓和電流基準(zhǔn)源。因為基準(zhǔn)源與電源電壓、工藝模型、環(huán)境溫度基本無關(guān)，并且基準(zhǔn)源有高的電源抑制比和低的溫度系數(shù)，所以可以為電路提供穩(wěn)定的電壓或電流，在A/D或D/A轉(zhuǎn)換模塊、LDO(低壓差線性穩(wěn)壓器)、SOC(系統(tǒng)集成芯片)等系統(tǒng)中扮演著非常重要的角色。

傳統(tǒng)的帶隙基準(zhǔn)源是把具有負(fù)溫度系數(shù)的電壓(VBE)與具有正溫度系數(shù)的電壓(ΔVBE)分別加以不同的權(quán)重然后相加，使兩者相抵消，從而獲得與溫度無關(guān)的電壓。但傳統(tǒng)的帶隙電壓基準(zhǔn)源也有一個缺點，當(dāng)具有不同溫度系數(shù)的電壓相抵消時，會得到一個1.2 V左右的電壓，這時如果電源提供的電壓接近1.2 V時該帶隙基準(zhǔn)源就不適用了。為了能獲得輸出可控的基準(zhǔn)電路，本文基于電流模式電路提出一種具有高階溫度補(bǔ)償?shù)?、輸出電壓可調(diào)的帶隙基準(zhǔn)電壓源電路。

1 傳統(tǒng)的帶隙電壓基準(zhǔn)源結(jié)構(gòu)

正如上文提到的，典型的帶隙電壓基準(zhǔn)源電路是把具有負(fù)溫度系數(shù)的電壓(VBE)與具有正溫度系數(shù)的電壓(ΔVBE)分別加以不同的權(quán)重然后相加，使兩者相抵消，從而獲得與溫度無關(guān)的電壓(理論上在某一確定溫度下的溫度系數(shù)為0，一般為300 K)：

VREF=αVBE+β(ΔVBE)

(1)

這里ΔVBE(也可寫為VTlnn)是分別工作在兩個電流密度下的兩個晶體管的基級-發(fā)射極電壓的差值，VBE為晶體管的基級-發(fā)射極電壓，α、β為分別對正負(fù)溫度系數(shù)加的權(quán)重。在室溫下?VBE/?VT≈-1.5 mV/°K，?VT/?T≈+0.087 mV/°K(VT=kT/q，k為波耳茲曼常數(shù))。把式(1)對溫度微分，調(diào)節(jié)α、β的值可以使VREF的溫度系數(shù)在T=300 K時為0[1]。

圖1為傳統(tǒng)的帶隙電壓基準(zhǔn)源電路[2]，M1、M2、M3、M4構(gòu)成環(huán)路，所以流經(jīng)Q1、Q2的電流相等。M1～M4、Q1、Q2和R1構(gòu)成PTAT(與絕對溫度成正比)電路，Q2和Q3與Q1發(fā)射結(jié)面積之比為N，假設(shè)電路中MOS的寬長比相同。如果流過M1的電流為I，則M2、M5的電流也為I，VGS3=VGS4,從而VX=VY。所以有：

VEB1=VEB2+IR1

(2)

(3)

(4)

IS2=NIS1

(5)

由式(2)～式(5)可推得：

(6)

所以

(7)

VREF≈VBE3+17.2VT≈1.25 V

(8)

圖1 傳統(tǒng)的帶隙基準(zhǔn)源結(jié)構(gòu)

由以上推導(dǎo)可以看出常用的帶隙基準(zhǔn)有以下缺點：只是對電路進(jìn)行了1階的溫度補(bǔ)償；雖然輸出基準(zhǔn)電壓會隨著溫度有小幅度的變化，但基本上在1.2 V左右，當(dāng)電源電壓接近1.2 V時該電壓源就不適用了。為了能得到輸出可控、精度更高的帶隙基準(zhǔn)源，本文基于電流模式電路提出一種具有高階曲率補(bǔ)償?shù)?、輸出電壓可調(diào)的電路結(jié)構(gòu)。

2 帶隙電壓基準(zhǔn)源的高階曲率補(bǔ)償

相比于典型的電壓基準(zhǔn)源只進(jìn)行了一階的溫度補(bǔ)償，本文提出的電路還加入了高階曲率補(bǔ)償電路。針對本文采用的電流模式的高階曲率補(bǔ)償方法，可用兩個BJT的電壓差ΔVBE產(chǎn)生的電流來補(bǔ)償。

2.1 三極管的基極-發(fā)射極電壓的溫度系數(shù)

從文獻(xiàn)[3]中可得到晶體管的基極-發(fā)射極電壓為：

(9)

上式中，VBE(T)表示晶體管的基極-發(fā)射極電壓隨溫度改變時的值；Vg(T)表示硅的帶隙電壓值，該值由材料本身決定；α與具體采用的工藝有關(guān)，表示載流子遷移率與溫度的關(guān)系；β表示集電極電流與溫度的相關(guān)性，當(dāng)IC與溫度相關(guān)時β=1，與溫度無關(guān)時β=0；式(9)中包括常數(shù)項、一階項、高階項，典型的帶隙基準(zhǔn)源只是對其中的一階項進(jìn)行了處理，而高階項沒有得到補(bǔ)償，為了減小高階項對基準(zhǔn)源的干擾，提出了一種基于電流模式的高階曲率補(bǔ)償電路。

2.2 高階曲率補(bǔ)償帶隙基準(zhǔn)源具體電路

總電路由啟動電路、IPTAT電路、電流相加電路和ICTAT(與絕對溫度成反比)電路、INL(兩個晶體管的基極-發(fā)射極電壓差ΔVBE產(chǎn)生的電流)模塊組成[4]。圖1中MOS器件的溝道長度調(diào)制會導(dǎo)致顯著的電源依賴性。為了避免這個問題，圖1的MOS管全用共源共柵電路代替，為了避免外加偏置的設(shè)計，文中采用了自偏置的共源共柵的結(jié)構(gòu)，圖2中R1、R2、R5、R6提供合適的偏置，使所有的MOS管都工作在飽和區(qū)。電路中兩個共源共柵電路分別產(chǎn)生IPTAT和ICTAT，并且用兩個晶體管的基極-發(fā)射極電壓差ΔVBE產(chǎn)生的電流INL來進(jìn)行微調(diào)，用電流相加模塊把三部分電流進(jìn)行相加，最后根據(jù)Vref=Rref×Iref得到一個與Rref成比例的電壓。

IPTAT模塊由M1～M8、R1、R2、R3、Q1、Q2組成(Q1的發(fā)射結(jié)面積為Q2的N倍),由此可推得IPTAT為：

(10)

INL模塊由M9、M10、R4、Q3構(gòu)成，由圖中可得INL為：

(11)

由于VEB2與IPTAT有關(guān)，由式(9)可得：

(12)

由于VEB3與ICTAT無關(guān)，可得：

(13)

把式(12)、(13)帶入式(11)可得：

(14)

ICTAT模塊由M15～M22、R5、R6、Q4、R7組成(Q1的發(fā)射結(jié)面積為Q4的N倍),由此可推得ICTAT為：

(15)

以上推得的IPTAT、ICTAT、INL電流經(jīng)過相加模塊可得輸出電流Iref為：

Iref=IPTAT+ICTAT+INL

(16)

把式(10)、(14)、(15)帶入式(16)可得：

(17)

由上式可以看出此時推得的Iref中包括一階溫度項(式中大括號)、高階溫度項(式中的對數(shù)項)以及硅的帶隙電壓(其中包括一階項和高階項)。為了得到與溫度無關(guān)的電流，首先要對一階溫度項進(jìn)行補(bǔ)償，可以調(diào)節(jié)R3、R7、N的值，使式中的一階項為0。接下來對式中的高階項進(jìn)行補(bǔ)償，消除式中的對數(shù)項?？梢园l(fā)現(xiàn)電阻R7既與一階項有關(guān)也與高階項有關(guān)，所以一階項的消除和高階項的消除是相互制約的，在調(diào)制電路時要多次嘗試，以得到最優(yōu)化的電路。

根據(jù)公式Vref=Iref×Rref，調(diào)節(jié)Rref的大小就能得到需要的電壓值。

圖2 整體結(jié)構(gòu)

2.3 啟動電路

因為電路啟動時帶隙中電流可能為零，這時帶隙會一直處在關(guān)斷狀態(tài)，也就是“簡并”點的問題[1]。為了避免“簡并”點的問題，本文引入啟動電路結(jié)構(gòu)，如圖2中S1、S2、S3、R、Q5所示。當(dāng)電路上電時S1、S2接通并通過S2的漏極給S3的柵極充電，使S3的柵極電位提高，從而使M5、M6、M19、M20導(dǎo)通，各支路都有電流流過，最終達(dá)到平衡點。這時S3會導(dǎo)通，從而把S2關(guān)斷，S1與S3導(dǎo)通，電流流向Q5，后面的電路工作正常后，啟動電路就不會再起作用[2]。

3 仿真驗證

采用Cadence公司的Spectre軟件對整體電路結(jié)構(gòu)進(jìn)行仿真，采用gpdk090 CMOS 工藝。電源電壓為3.6 V，仿真溫度在-60℃～120℃范圍變化。仿真結(jié)果如圖3、圖4所示。

圖3 電壓隨溫度變化的曲線

圖4 電源電壓抑制比

圖3 是對輸出電壓溫度特性的仿真，當(dāng)溫度在-60℃～120℃范圍時，輸出電壓基本在1.162 V，溫度系數(shù)大約為1.44×10-5/℃。圖4是對電源抑制比的仿真，電源提供的電壓為3.6 V，溫度為27℃時，可以得到，該結(jié)構(gòu)有較高的電源抑制比，頻率較低時為-78.3 dB。

表1中列出了本文帶隙基準(zhǔn)源的部分參數(shù)，并與其他文獻(xiàn)中的帶隙基準(zhǔn)源進(jìn)行了對比，從表中得出，相比于其他文獻(xiàn)中的參數(shù)，本文的電路有較好的電源抑制比和溫度系數(shù)。

表1 與其他文獻(xiàn)中的帶隙基準(zhǔn)源比較

4 結(jié)論

文中設(shè)計了一種電流模式的帶隙電壓基準(zhǔn)源電路結(jié)構(gòu)，通過把3個溫度系數(shù)不相同的電流相加得到與溫度關(guān)系很小的電壓。為了使電路有更好的性能，電路采用了高階曲率補(bǔ)償方法。從仿真結(jié)果可以看出，當(dāng)電源提供的電壓為3.6 V，溫度在-60～120℃范圍時，溫度系數(shù)為1.44×10-5/℃，電源抑制比為-78.3 dB。相比于其他文獻(xiàn)中的帶隙電壓基準(zhǔn)源有更好的性能。

[1] RAZAVI B.模擬CMOS集成電路設(shè)計[M].陳貴燦,譯.西安:西安交通大學(xué)出版社,2003.

[2] 周永峰,戴慶元,林剛磊,等. 一種用于CMOS A/D轉(zhuǎn)換器的帶隙基準(zhǔn)電壓源[J]. 微電子學(xué),2009,39(1):25-28,33.

[3] 李斌橋,許延華,徐江濤,等. 高階曲率補(bǔ)償電流模式的CMOS帶隙基準(zhǔn)源[J]. 天津大學(xué)學(xué)報(自然科學(xué)與工程技術(shù)版),2008,41(12):1459-1464.

[4] 胡勇,彭曉宏,劉云康,等. 一種新型電流模式帶隙基準(zhǔn)源的設(shè)計[J]. 微電子學(xué),2013,43(4):457-459，463.

[5] 梁愛梅,凌朝東. 電流鏡型二次曲率補(bǔ)償?shù)膸痘鶞?zhǔn)源設(shè)計[J]. 華僑大學(xué)學(xué)報(自然科學(xué)版),2010,31(3):267-271.

[6] Zhao Chenyuan,Huang Junkai. A new high performance bandgap reference[C]. 2011 International Conference on Electronics,Communications,and Control(ICECC),2011:64-66.

[7] 陳友福,李平,劉銀,等. 一種新型的BiCMOS帶隙基準(zhǔn)電壓源[J]. 微電子學(xué),2006,36(3):381-384.

High-order curvature-compensated CMOS of current mode

Zhang Pujie1,Wang Weidong2,Li Yaozhen3

(School of Information and Communication Engineering,Guilin University of Electronic Technology,Guilin 541004,China)

The traditional bandgap voltage reference source is only the first-order temperature compensated ,and the output voltage reference is only at about 1.2 V. in order to get an adjustable and higher precision voltage reference,a current-mode bandgap voltage reference source was presented in this paper. Circuit adopted high-order curvature compensation methods,and the output of the reference voltage can be adjusted according to the size of the output resistance.It was fabricated in gpdk090 CMOS process.By simulation with Spectre,supplying voltage of 3.6 V,a temperature coefficient of 14.4×10-6/℃ in the temperature range of -60℃ to 120℃,the power supply rejection ratio is 78.3 dB,and the averaged reference voltage is 1.162 V.

bandgap voltage reference; high-order curvature compensation; temperature coefficient; PSRR

TN432

A

10.19358/j.issn.1674-7720.2017.24.005

張普杰，王衛(wèi)東，李耀臻.電流模式的高階曲率補(bǔ)償CMOS帶隙基準(zhǔn)源J.微型機(jī)與應(yīng)用，2017,36(24)：16-18，21.

2017-06-24)

張普杰(1991-)男，碩士研究生，主要研究方向：模擬集成電路設(shè)計。

王衛(wèi)東(1956-)男，教授，碩士生導(dǎo)師，主要研究方向:模擬集成電路與電流模式電路。

李耀臻(1989-)，男，碩士研究生，主要研究方向：模擬集成電路設(shè)計。