王俊博

摘 要：當(dāng)前來看，單獨的ADC模擬輸入帶寬是存在限制的，其自帶的混合濾波器組無法在模擬信號中采樣。本文建立了一個低通濾波器和混頻器基礎(chǔ)之上的模型，并且從時間和頻率這兩個維度上建立了一個高速度、高精度的ADC系統(tǒng)，當(dāng)前來看已經(jīng)可以滿足無線電以及雷達等多重需求了。

關(guān)鍵詞：抽取器；ADC系統(tǒng)；混合濾波器組

ADC全名為模數(shù)轉(zhuǎn)換器件，這個接口部件的作用是將模擬量向數(shù)字量轉(zhuǎn)化，在二者之間起到了紐帶作用。當(dāng)前來看，超大規(guī)模集成電路的數(shù)量已經(jīng)越來越多，制造工藝也在不斷改善，其在性能上一直有所發(fā)展。當(dāng)前來看，市面上2GSPS規(guī)格的模數(shù)轉(zhuǎn)換器件已經(jīng)比較常見，但從另一面來看，隨著信息機數(shù)的發(fā)展，其已經(jīng)不僅局限于通訊領(lǐng)域，在醫(yī)學(xué)領(lǐng)域和寬帶領(lǐng)域也都在精度上提出了更高的要求，所以ADC系統(tǒng)的要求越來越高，需要其提高速度并且提高精度。

可以說運行速度和精度是衡量一個ADC的重要標準，其中轉(zhuǎn)換速度直接能夠反映出這個模擬信號的帶寬情況，其精度也決定著整個模擬信號的量化指數(shù)。就ADC結(jié)構(gòu)來說，這兩個參數(shù)可以說是一對矛盾，如果其速率高，就會早成精度的下降，而其精度提高則會給速度造成影響，這種特性給當(dāng)前信息技術(shù)的發(fā)展帶來了一定阻礙，所以我們有必要對舊有的技術(shù)進行改進，建立一個高精度、高速度的ADC系統(tǒng)。

1 關(guān)于混合濾波器組ADC系統(tǒng)

首先將受到的模擬信號進行分割，保證各子帶的帶寬相等，然后將各頻帶的信號來進行高精度采樣，每個ADC系統(tǒng)使用的時鐘為同一個，避免進行交替采樣操作。但是由于有過渡帶的存在，其采樣處理操作無法滿足實際使用的要求，在進行采樣之后，信號會出現(xiàn)重疊現(xiàn)象。

雖然混合濾波器的ADC系統(tǒng)精度較高，但是其依然存在著一系列缺陷，例如最高頻率依然無法符合使用需求，會直接導(dǎo)致信號被過濾而無法接收。

上圖中第一個SHA可以帶寬信號運用高速手段來進行離散，第二個SHA則可以進行抽取，所以這樣看來，兩個SHA共同完成調(diào)頻信號處理工作。這種結(jié)構(gòu)可以有效提高系統(tǒng)的運行速度，但是其結(jié)構(gòu)對于控制順序的要求很高，另外第一個SHA決定了系統(tǒng)的帶寬，所以本文運用低筒濾波器以及混頻器來替代SHA，以求解決帶寬問題。

2 基于混頻器和低通濾波器的抽取器模型

雙SHA抽取器完成了寬帶信號輸入、高速采樣和抽取的過程。只要基于混頻器和低通濾波器的抽取器也具有這樣的特征，那么用這種模型代替雙SHA抽取器也就能夠?qū)崿F(xiàn)高速高分辨率ADC系統(tǒng)。基于混頻器和低通濾波器的抽取器模型如圖3所示。

輸入信號為經(jīng)過頻帶分割后的子帶信號（帶通信號）。首先通過混頻器將信號頻譜搬移到零頻附近，后一級的低通濾波器濾除混頻器輸出信號中的鏡像成分，保留零頻附近的子帶信號。其上限頻率小于單個ADC的模擬輸入帶寬。圖3所示的第2個混頻器（抽取器）是ADC內(nèi)部的SHA抽取器，它同時完成信號的調(diào)制和降采樣率兩個過程。

3 基于混合濾波器組的高速高精度ADC系統(tǒng)

用混頻器和低通濾波器代替雙SHA抽取器可以消除單個ADC模擬輸入帶寬不夠造成的瓶頸其結(jié)構(gòu)如圖5所示。

ADC系統(tǒng)結(jié)構(gòu)在圖5中，第1個子通道也使用了H（s），它主要抵消其他通道H（s）線性相位所產(chǎn)生的延時，便于數(shù)字部分準確重建。

結(jié)束語

當(dāng)前信息技術(shù)發(fā)展比較迅速，ADC器件其一方面提高了采樣率，另一方面其分辨率也有了很大的提高?；诨旌蠟V波器組的ADC系統(tǒng)其雖然模數(shù)轉(zhuǎn)換的分辨率和精度較高，但是其帶寬存在一些限制，所以這種結(jié)構(gòu)難以直接量化GHz的模擬信號。本文采用了UWB數(shù)字接收機的運作模式，建立了一個低通濾波抽取器和混頻器的數(shù)學(xué)模型，并且對以時間和頻率這兩個維度對這個模型進行解析。這樣一來，ADC系統(tǒng)就得到了更新，其帶寬不足的問題也就得到了解決，高速高精度模數(shù)轉(zhuǎn)換也就成為了可能。

參考文獻

[1]JIANG Fan，WU DanYu，ZHOU Lei，WU Jin，JIN Zhi，LIU XinYu. A4-GS/s8-bit two-channel time-interleaved folding and interpolating ADC[J].Science China（Information Sciences），2014（01）.

[2]程華斌，魏琦，趙南，楊華中.12位200MS/s交織A/D轉(zhuǎn)換器設(shè)計[J].微電子學(xué)，2013（01）.

[3]張學(xué)敏，王衛(wèi)東.一種占空比可調(diào)的兩相非重疊時鐘發(fā)生器[J].電路與系統(tǒng)學(xué)報，2013（01）.

[4]吳瓊之，蔡春霞，丁一辰，廖春蘭.5Gsps高速數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)[J].電子設(shè)計工程，2012（01）.endprint