王云鶴， 魏志恒

(1.吉林電子信息職業(yè)技術(shù)學(xué)院，吉林 吉林 132021; 2.寧波大學(xué)，浙江 寧波 315211)

使用MOS電容的循環(huán)型ADC的數(shù)字校正技術(shù)

王云鶴1， 魏志恒2

(1.吉林電子信息職業(yè)技術(shù)學(xué)院，吉林 吉林 132021; 2.寧波大學(xué)，浙江 寧波 315211)

一種用于循環(huán)型模擬-數(shù)字轉(zhuǎn)換器的新型數(shù)字校正技術(shù)，循環(huán)型模擬-數(shù)字轉(zhuǎn)換器(ADC)使用了金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOS)電容，這種電容具有很大的電壓-電容依賴(lài)性。使用MOS電容的循環(huán)型ADC具有較大的積分非線(xiàn)性(INL)，但是同時(shí)具有很小的微分非線(xiàn)性(DNL)。用降低INL的數(shù)字校正算法,降低硬件實(shí)現(xiàn)的難度,還提出了一種簡(jiǎn)化的校正算法,同時(shí)保持了足夠低的INL +1.25/-0.25 LSB。討論了其他一些誤差源的影響,包括電容失配,運(yùn)算放大器的有限增益和比較器失調(diào)。

MOS電容； 循環(huán)型模擬-數(shù)字轉(zhuǎn)換器； 校正； 積分非線(xiàn)性； 微分非線(xiàn)性

0 引 言

對(duì)于高速高精度CMOS(complementary metal oxide semiconductor)圖像傳感器而言，循環(huán)型模擬-數(shù)字轉(zhuǎn)換器(cyclic ADC)是一種很有前途的結(jié)構(gòu)。特別是在高清電視(high-definition television， HDTV)和高速照相機(jī)的領(lǐng)域，循環(huán)型ADC是極其有用的，因?yàn)樵谶@些領(lǐng)域中，高階灰度分辨率和高速數(shù)據(jù)讀出速率通常都是必需的。為了獲得高性能的CMOS圖像傳感器，包括很高的幀速率，很低的讀取噪聲，高動(dòng)態(tài)范圍(HDR)和合適的像素分辨率等技術(shù)指標(biāo)，關(guān)鍵一點(diǎn)就是使用一種合適的行并列ADC結(jié)構(gòu)。與其他ADC結(jié)構(gòu)相比，包括單斜率ADC(single-slope，SS-ADC)，Σ-ΔADC(delta-sigma ADC)和逐次逼近ADC(successive approximation，SAR-ADC)，循環(huán)型ADC能夠在ADC的高速度和高精度之間取得較好的兼容，同時(shí)還保持了較低的噪聲和較高的動(dòng)態(tài)范圍[1]。

金屬-絕緣體-金屬電容(metal-insulator-metal，MIMCAPs)現(xiàn)在被廣泛應(yīng)用于各種模擬電路上，得益于它的非常小的電壓-電容依賴(lài)性。另一方面，金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOS)電容有一個(gè)很大的優(yōu)勢(shì)即更大的電容密度(通常是MIMCAPs的若干倍)，這個(gè)優(yōu)勢(shì)非常有助于減小電容在芯片版圖所占用的面積，但是與此同時(shí)，劣勢(shì)就是較大的電壓-電容依賴(lài)性。

本文提出了一種用于循環(huán)型ADC的數(shù)字校正算法，得益于MOS電容的運(yùn)用，循環(huán)型ADC所使用的版圖面積大幅減小。提出的數(shù)字校正算法能夠大幅度降低由于MOS電容的電壓-電容依賴(lài)性所導(dǎo)致的較大的循環(huán)ADC的積分非線(xiàn)性(INL)。為了降低電路層面的實(shí)現(xiàn)難度，本文也提出了一種簡(jiǎn)化的校正算法。即使在使用了簡(jiǎn)化算法之后，INL仍然足夠小。還分析了其他多種ADC誤差源帶來(lái)的影響和它們之間的相互作用，包括電容失配(capacitor mismatch)，運(yùn)算放大器的有限增益(amplifier finite gain)和比較器失調(diào)(comparator offset)。在使用了二次校正以后，INL和微分非線(xiàn)性(DNL)可以保持在很低的水平。

1 使用MOS電容的循環(huán)型ADC架構(gòu)及其工作原理

1.1 MOS電容C-U模型

由于半導(dǎo)體中的非線(xiàn)性電荷密度的調(diào)制作用，MOS電容具有較大的電容-電壓依賴(lài)性。使用了MOS結(jié)構(gòu)的MOS電容的電容值和偏置電壓值會(huì)呈現(xiàn)一個(gè)比較線(xiàn)性的關(guān)系，如圖1的仿真結(jié)果所示。MOS電容的電容-電壓依賴(lài)性可以用以下一階近似的方法進(jìn)行建模如下：

C(U)=C0(1+αU)

(1)

這里，C0是當(dāng)偏置電壓為0時(shí)的電容值，α是電容-電壓依賴(lài)系數(shù)，U是偏置電壓[2-4]。

圖1 MOS電容的電容-電壓曲線(xiàn)及其線(xiàn)性建模(C0=1.944 pF,α=0.031 14 pF/V)

1.2 循環(huán)型ADC電路結(jié)構(gòu)及設(shè)計(jì)

本文使用的循環(huán)型ADC是由一個(gè)運(yùn)算放大器，兩個(gè)電容，用于組成1.5位子ADC的兩個(gè)比較器，用于A-D轉(zhuǎn)換過(guò)程中進(jìn)行基準(zhǔn)電壓減法的一個(gè)1.5位的數(shù)模轉(zhuǎn)換器(DAC)，和一些邏輯控制電路組成的，如圖2所示。為了內(nèi)部基準(zhǔn)電壓的生成，采樣電容C1被分割成了同樣大小的兩個(gè)電容C1a和C1b[5]。

圖2 循環(huán)型ADC電路結(jié)構(gòu)圖

在采樣階段，運(yùn)算放大器的輸出端被采樣電容C1a和C1b進(jìn)行采樣，然后1.5位的子A-D轉(zhuǎn)換過(guò)程就開(kāi)始了，如圖3所示。

圖3 循環(huán)型ADC轉(zhuǎn)換過(guò)程

1.5位的子ADC轉(zhuǎn)換過(guò)程可以表示為：

(2)

式中，URCH和URCL分別是比較器的高低基準(zhǔn)電壓，可以表示為：

(3)

(4)

式中，UC和ΔURCL可以表示為

(5)

(6)

式中，URH和URL分別是循環(huán)型ADC的輸入高低基準(zhǔn)電壓。

采樣階段完成之后，反饋階段開(kāi)始進(jìn)行。使用一個(gè)1.5位，可以輸出3個(gè)不同數(shù)字的子ADC進(jìn)行控制，通過(guò)連接循環(huán)型ADC的輸入端到1.5位子DAC，儲(chǔ)存在采樣電容C1a和C1b里的電荷被傳輸?shù)椒答侂娙軨2。

使用的循環(huán)型ADC是由一個(gè)運(yùn)算放大器，兩個(gè)電容，用于組成1.5位子ADC的兩個(gè)比較器，用于A-D轉(zhuǎn)換過(guò)程中進(jìn)行基準(zhǔn)電壓減法的一個(gè)1.5位的數(shù)模轉(zhuǎn)換器(DAC)，和一些邏輯控制電路組成的，如圖2所示。為了內(nèi)部基準(zhǔn)電壓的生成，采樣電容C1被分割成了同樣大小的兩個(gè)電容C1a和C1b[6-8]。在采樣階段，當(dāng)輸入電壓U從0變化到UIN時(shí)，被傳輸?shù)讲蓸与娙葜械碾姾煽倲?shù)q可以表示為：

(7)

根據(jù)電荷守恒原理，經(jīng)過(guò)電荷傳輸之后，儲(chǔ)存在電容里的電荷可以表示為：

(8)

式中，qR為儲(chǔ)存在采樣電容C1a和C1b中的電荷，可以表示為：

(9)

式中，UR是由1.5位子ADC輸出所決定的參考電壓。將式(8)和(9)聯(lián)立，循環(huán)型ADC的傳輸函數(shù)可以表示為：

(10)

如果C1a=C1b=C2/2=C0，而且α=0，式(10)可以簡(jiǎn)化如下：

UO(i+1)=2UO(i)-ΔUR·DC(i)

(11)

即為使用MIM電容的循環(huán)型ADC的乘法數(shù)模轉(zhuǎn)換器(multiplying digital to analog converter，MDAC)的傳輸函數(shù)[9-11]。將式(10)求解，使用MOS電容的循環(huán)型ADC的MDAC最終傳輸函數(shù)可以表示為：

UO(i+1)=

(12)

1.3 仿真結(jié)果

使用MATLAB測(cè)試了MOS電容的14位循環(huán)型ADC的INL和DNL的仿真結(jié)果，使用的MOS電容-電壓依賴(lài)系數(shù)為α=0.031 14 pF/V，如圖4所示。很顯然INL曲線(xiàn)是一個(gè)近似的二次函數(shù)曲線(xiàn)。得益于INL良好的連續(xù)性，DNL只有非常小的±0.125 LSB，與此同時(shí)，最大的INL達(dá)到了-32 LSB。實(shí)際上，對(duì)于應(yīng)用在圖像傳感器中的循環(huán)型ADC來(lái)說(shuō)，作為更具有實(shí)際意義的DNL，如果足夠小的話(huà)就可以不再需要校正了[12-13]。然而，雖然INL沒(méi)有DNL那么重要，但是如果太大的話(huà)，仍然是需要進(jìn)行校正的。

(a) INL

(b) DNL

2 對(duì)MOS電容-電壓依賴(lài)性的的數(shù)字校正

2.1 二次函數(shù)校正算法

如圖4所示，INL曲線(xiàn)可以通過(guò)ADC輸出碼的二次函數(shù)進(jìn)行校正，可以表示為：

dOUT,C≈dOUT,O-c×(dOUT,O)2

(13)

式中:dOUT,C和dOUT,O分別是經(jīng)過(guò)校正和未經(jīng)校正的ADC的輸出碼;c是校正算法的參數(shù)，可以通過(guò)MOS電壓的電容-電壓依賴(lài)系數(shù)α計(jì)算得出。從本質(zhì)上講，這里提出的這種算法也可以看成是一種“自校正算法”，因?yàn)槿缡?13)所示，ADC的原輸入碼經(jīng)過(guò)對(duì)自身的校正得到了新輸入碼。這里，根據(jù)循環(huán)型ADC的工作原理，原始的輸入碼可以通過(guò)下式計(jì)算：

(14)

使用這種自校正算法，仿真了使用MOS電容的14位循環(huán)型ADC，結(jié)果如圖5所示，和未校正過(guò)的原始結(jié)果相比，在保持了超低DNL +0.125/-0.125 LSB的同時(shí)，INL大幅度的減小到了+0.152/-0.161 LSB。

(a) INL

(b) DNL

2.2 校正算法的簡(jiǎn)化

提出的自校正算法雖然理論上取得了很好的效果，但是在實(shí)際電路設(shè)計(jì)中的難度仍然需要考慮。如果實(shí)際使用式(13)和(14)中的算法，由于ADC的輸出碼是14位的，就會(huì)用到一個(gè)28位的乘法器，這會(huì)在版圖設(shè)計(jì)時(shí)占據(jù)巨量的面積，這顯然是我們很不愿意看到的。

為了簡(jiǎn)化校正算法，選擇了只保留原始ADC的輸出碼dOUT,O的較高幾位輸出。根據(jù)式(14)，dOUT,O可以簡(jiǎn)化為：

(15)

式中，k是簡(jiǎn)化系數(shù)，取決于c的值和所需求的校正精度。顯然，式(15)中的某些項(xiàng)足夠小到可以忽略不計(jì)。

如圖(6)所示是使用了簡(jiǎn)化校正算法(k=3)的仿真結(jié)果。得到的INL +1.25/-0.25 LSB和DNL +0.25/-0.25 LSB 顯然是可以接受的。雖然DNL的結(jié)果比起圖4所示的未校正原始結(jié)果略有惡化，但是仍然足夠滿(mǎn)足應(yīng)用在圖像傳感器中的要求。

(a) INL

(b) DNL

2.3 循環(huán)型ADC中其他的誤差源

不論是使用MIM電容或是MOS電容的循環(huán)型ADC，當(dāng)每一圈A/D轉(zhuǎn)換執(zhí)行的時(shí)候，一些其他因素還是會(huì)導(dǎo)致非線(xiàn)性誤差，這些因素包括電容失配m1，運(yùn)算放大器的有限增益g1和比較器失調(diào)o1等。幸運(yùn)的是，這些誤差源都可以使用特定的方法消除或者減弱其影響。

相比1位的子ADC算法，1.5位的子ADC算法可以完全消除由于比較器失調(diào)帶來(lái)的非線(xiàn)性誤差，只要比較器失調(diào)在一定范圍內(nèi)。至于電容失配和運(yùn)算放大器的有限增益的影響，文獻(xiàn)[11]中提出了非常有效的校正算法。

在使用MOS電容的循環(huán)型ADC中，MOS電容的電容-電壓依賴(lài)系數(shù)被引入作為新的誤差源。想要分別校正多種不同的誤差源帶來(lái)的影響，就要先考慮誤差源之間的相互影響。在考慮了多種誤差源之后，MDAC傳輸函數(shù)可以表示為

(2+a1)(1+g1)VR

(16)

加入多種誤差源之后的使用MOS電容的循環(huán)型ADC的INL和DNL仿真結(jié)果如圖7所示，這里同時(shí)使用了雙重校正，即分別使用了式(13)和文獻(xiàn)[11]的兩種校正算法，使用的先后順序沒(méi)有影響。根據(jù)圖6和圖7的對(duì)比，很明顯，o1/m1/g1和α之間的相互影響是微乎其微的。圖6和圖7之間的差異主要是由于文獻(xiàn)[11]中使用的算法,能夠很大程度上但不是全部的消除o1/m1/g1的影響。使用了雙重校正之后，INL和DNL可以分別低至+1.176/-0.525 LSB和+0.362/-0.314 LSB，這里其他參數(shù)條件如下：α=31.14 fF/V，m1=10-3，g1=5×10-4，o1=±0.124 V。

(b) DNL

3 結(jié) 語(yǔ)

由于MOS電容具有比較明顯的電容-電壓依賴(lài)性，故導(dǎo)致了使用MOS電容的循環(huán)型ADC產(chǎn)生了較大的INL。使用自校正的二次函數(shù)算法，可以顯著降低INL。進(jìn)一步的對(duì)算法進(jìn)行了簡(jiǎn)化之后，在很大程度上降低了硬件的實(shí)現(xiàn)難度的同時(shí)，仍然可以得到足夠低的INL。其他多種影響循環(huán)型ADC的非線(xiàn)性錯(cuò)誤的誤差源，包括電容失配，運(yùn)算放大器的有限增益和比較器失調(diào)，同樣可以被校正[14-15]。

[1] Park J H, Aoyama S, Watanabe T,etal. A high-speed low noise CMOS image sensor with 13-b column-parallel single-ended cyclic ADCs[J]. IEEE Trans. Electron Devices, 2009,56(11):2414-2422.

[2] Sze S M, Kwor K. NG, Physics of semiconductor devices, third edition[M]. New Jersey: John Wiley & Sons, Inc., Publication, 2007.

[3] Robert F. Pierret, semiconductor device fundamentals[M]. Addison-Wesley Publishing Company, Inc., 1996.

[4] Nicollian E H, Brews J R. MOS (Metal oxide semiconductor) physics and technology[M].New Jersey: John Wiley & Sons, Inc, Publication, 1982.

[5] Park J H, Aoyama S, Watanabe T,etal. A 0.1e-vertical FPN 4.7e-read noise 71 dB DR CMOS image sensor with 13b column-parallel single-ended cyclic ADCs[M]. in IEEE Int Solid-State Circuits Conf (ISSCC) Dig Tech Papers, 2009: 267-269.

[6] Seo M W, Suh S H, Iida T,etal. A low-noise high intrascene dynamic range CMOS image sensor with a 13 to 19b variable-resolution column-parallel folding-integration/cyclic ADC[J]. IEEE J Solid-State Circuits, 2012,47(1): 272-283.

[7] Seo M W, Suh S H, Iida T,etal. An 80 μVrms-temporal-noise 82 dB-dynamic-range CMOS image sensor with a 13-to-19b variable-resolution column-parallel folding-integration/cyclic ADC[C]//In IEEE Int Solid-State Circuits Conf. (ISSCC) Dig Tech Papers, 2011: 399-401.

[8] Yoshizawa H, Huang Y, Ferguson P F,etal. MOSFET-only switched-capacitor circuits in digital CMOS technology[J]. IEEE J. Solid-State Circuits, 1999,34(6): 734-747.

[9] Aminzadeh H, Danaie M, Lotfi R. Desigh of high-resolution MOSFET-Only pipelined ADCs wih digital calibration[C]//in Design, Automation & Test in Europe Conf & Exhi (DATE). Nice Acropolis, France, pp. 1-6.

[10] Charkhkar H, Asadi A, Lotfi R. A 1.8 V, 10-bit, 40 MS/s MOSFET-only pipeline analog-to-digital converter[C]//in Circuits and Systems, ISCAS, Proc. IEEE Inl. Sym. on, Island of Kos, Greece, 2006: 1-4.

[11] Kawahito S, Park J H, Isobe K,etal. A CMOS image sensor integrating column-parallel cyclic ADCs with on-chip digital error correction circuits[C]//in IEEE Int Solid-State Circuits Conf (ISSCC) Dig Tech Papers, 2008: 55-57.

[12] 高 岑.基于混合域累加的TDI型CMOS圖像傳感器關(guān)鍵技術(shù)研究[D].天津:天津大學(xué)，2012.

[13] 陸逢陽(yáng).“一種用于CMOS圖像傳感器的12-bit 500-kS/s循環(huán)型模數(shù)轉(zhuǎn)換器的設(shè)計(jì)”[D].長(zhǎng)春:吉林大學(xué)，2014.

[14] 李 鵬.“低功耗循環(huán)結(jié)構(gòu)模數(shù)轉(zhuǎn)換器(Cyclic ADC)的優(yōu)化設(shè)計(jì)”[D].天津:天津大學(xué)，2010.

[15] 王 樂(lè).“低功耗循環(huán)型模數(shù)轉(zhuǎn)換器關(guān)鍵技術(shù)研究”[D].西安:西安電子科技大學(xué)大學(xué)，2014.

ADigitalCalibrationTechniqueforCyclicAnalog-to-DigitalConvertersUsingMOSCapacitors

WANGYunhe1，WEIZhiheng2

(1. Jilin Electronic Information Vocational Technology College, Jilin 132021, Jilin, China;2. Ningbo University, Ningbo 315211, Zhejiang, China)

This paper presents a digital calibration technique to a cyclic analog-to-digital converter (cyclic ADC) using MOS capacitors (MOSCAPs) which has a large applied voltage dependency but a high capacitance per area. The cyclic ADC with MOSCAPs has a large integral nonlinearity (INL), but a very small differential nonlinearity (DNL). A digital calibration algorithm is presentedtoreducethe INL. A simplified algorithm is presented toreduce hardware implementation, and still has sufficient small INL of +1.25/-0.25 LSB. The influences of other error sources including capacitor mismatch, amplifier finite gain and comparator offset arealso discussed.

MOS capacitors; cyclic analog-digital converter(ADC); calibration; integral nonlinearity(INL); differential nonlinearity(DNL)

TN712

A

1006-7167(2017)11-0135-05

2016-12-10

王云鶴(1981-)，女，吉林吉林人，碩士,講師，主要研究方向：電子、微電子方向。

Tel.：15948688772；E-mail:32160366@qq.com