雷鵬娟，陳穎超,王旭升，劉 劍

(承德石油高等專科學校 a.電氣與電子工程系；b.石油工程系，河北 承德 067000)

傳統(tǒng)電壓源型驅動電路與諧振驅動電路對比

雷鵬娟a，陳穎超b,王旭升a，劉 劍a

(承德石油高等?？茖W校 a.電氣與電子工程系；b.石油工程系，河北 承德 067000)

基于傳統(tǒng)電壓源型驅動(Voltage Source Driver，VSD)電路驅動過程中產生的損耗大、dv/dt問題引起的開關誤導通等問題，對傳統(tǒng)VSD電路和電流源型驅動(Current Source Drivers，CSD)電路的驅動過程進行了分析對比。首先對MOSFET的相關知識進行了介紹，接著對以MOSFET為原型的傳統(tǒng)VSD電路工作過程進行了分析，在此基礎上，分析了電感電流連續(xù)的CSD電路工作過程，并與傳統(tǒng)VSD驅動電路進行了優(yōu)缺點對比。最后用Pspice仿真軟件進行了仿真驗證。仿真結果顯示， CSD電路較VSD電路而言，可以大大的減小驅動損耗。驗證了CSD驅動方案的正確性和可行性。

VSD電路；驅動損耗；CSD電路；電感電流連續(xù)

近年來，隨著半導體技術和微電子技術的飛速發(fā)展[1-3]，諸如高速CPU、FPGA等越來越多的高速數字集成芯片被應用于通信系統(tǒng)中，因此，對這些給芯片供電的小功率電源的要求也越來越高[4]，這使得功率變換器開始向著高頻化、小型化、高功率密度、高可靠性方向發(fā)展。目前，對于功率變換器的驅動更多采用的是電壓源型門極驅動(Voltage Source Drivers，VSD)方式，這種驅動方式的驅動損耗會隨著開關損耗成比例的增加[5]，這樣不僅降低了功率變換器的效率，也降低了變換器的可靠性。文獻[6]分析了傳統(tǒng)VSD電路產生的各部分損耗所占的比例，結果顯示，功率開關管Q的門極驅動損耗(CV2)所占比例最大。文獻[7]中介紹了一種雙通道脈沖諧振門極驅動電路，可以用在推挽電路中。文獻[8]對諧振門極驅動電路進行了建模分析，分析了寄生電感對諧振驅動電路的影響。本文首先介紹了MOSFET的相關知識，接著對傳統(tǒng)VSD電路工作過程進行了理論分析和仿真驗證，針對其工作過程中的問題分析了VSD電路驅動的缺點。在此基礎上，重點分析了電感電流連續(xù)的電流源型驅動電路(Current Source Drivers，CSD)的工作過程，并進行了優(yōu)點分析和仿真驗證。仿真結果顯示，與VSD電路相比，可以大大的減小驅動損耗。驗證了該驅動方案的正確性和可行性。

1 傳統(tǒng)VSD驅動電路

1.1MOSFET的實際模型

實際應用中，MOSFET存在著一定的寄生參數，并不是理想器件。圖1所示為實際的MOSFET模型。其中，寄生參數有：柵極寄生電感Lg，源極寄生電感Ls，漏極寄生電感Ld，柵極電阻Rg，柵源極電容Cgs，漏源極電容Cds和柵漏極電容Cgd。

由于這些寄生參數的存在，使得功率開關管Q的開關過程受到了一定的影響。文獻[9]的分析顯示，Ld會加重Q的漏源極電壓振蕩，Ls會使得Q的開關時間增大，此外，功率開關管Q的極間電容與Q的開關損耗相關

1.2VSD電路的工作原理

根據對MOSFET元件寄生參數的分析，本文給出了傳統(tǒng)的VSD電路及其工作過程所對應的波形，如圖2所示，該波形考慮了米勒電容(Cgd)對工作過程的影響。電路結構中，Req為充放電回路的寄生電阻之和，Ci為MOSFET Q的等效輸入電容，Vgs為Ci兩端的電壓，ig為驅動電流。通過對工作過程的分析可知：在驅動開關管MOSFET開通和關斷瞬間，驅動電流會迅速升高到最大值然后下降，這使得有效的驅動電流大大減小，減慢了開關速度，也增大開關損耗。

2 諧振型門極驅動

基于傳統(tǒng)VSD電路的缺點，為了解決在驅動過程中存在的問題，人們提出了諧振型門極驅動電路。

2.1諧振驅動電路的工作原理

諧振驅動電路的工作原理在于，在原有電路基礎上，增加一個諧振電感L，在開關管關斷期間，利用與輸入電容C發(fā)生諧振，使電容中的能量轉移到電感L中，以此來快速驅動開關管工作，并達到減小驅動損耗和開關損耗的目的。

2.2電感電流連續(xù)的電流源型驅動電路(CSD)

根據電感電流狀態(tài)，可把諧振驅動電路分為電感電流連續(xù)型和斷續(xù)型兩大類。這兩類驅動電路各有優(yōu)劣。本文主要對電感電流連續(xù)型驅動電路進行研究和分析。

本文所用的諧振門極驅動電路如圖3a)所示。CSD電路由四個開關管S1～S4，兩個諧振電感Lr1、Lr2，以及兩個隔直電容Cb1、Cb2組成。S1和S2、S3和S4的驅動脈沖互補，Ci_Q1和Ci_Q2分別為MOSFET Q1和Q2的等效輸入電容。圖3b)為CSD電路的主要工作波形，其中，iLr1、iLr2分別為諧振電感Lr1、Lr2中的電流，Vgs_Q1、Vgs_Q2分別為Q1和Q2的柵源極電壓。

經過分析CSD電路的工作過程，將一個周期分為了6個工作模態(tài)，這6個工作模態(tài)的等效電路可以總結為如圖4所示四種。圖4中：Req為驅動回路的寄生電阻之和；Lr2為Q2的驅動電路諧振電感和寄生電感之和；ILr20為電感電流的初始值，Vgs_Q20為電容電壓的初始值，VCb2為隔直電容Cb2兩端電壓。下面將對四種階段分別進行分析。

根據諧振電感伏秒積平衡可得：

VCb2=DVDD

(1)

式中，D表示S4的占空比，VDD表示CSD1電路的供電電壓源。

a)Q2開通階段

在Q2開通階段，電壓Vgs_Q2(t)和電感電流iLr2(t)分別為：

(2)

(3)

b)Q2開通后，電感電流線性減小階段

在這個階段，電感電流iLr2(t)為：

(4)

c)Q2關斷階段

在這個階段，電壓Vgs_Q2(t)和電感電流iLr2(t) 分別為：

(5)

(6)

d)Q2開通后，電感電流線性增加階段

在此階段，電感電流iLr2(t)為：

(7)

2.3CSD電路的優(yōu)點

相比于傳統(tǒng)的VSD電路，CSD電路的優(yōu)點主要表現為以下幾個方面：

1)提前給諧振電感Lr1、Lr2充電，可以快速驅動功率開關管開通和關斷，減小開關損耗；2)輔助開關管均可實現零電壓開關(Zero Voltage Switching，ZVS)，減小了輔助開關管的開關損耗；3)該電路可以回收利用開關管導通時的能量；4)快速驅動開關管開通關斷，可以減小Q1和Q2驅動脈沖之間的死區(qū)時間，從而減小Q2體二極管的導通損耗；5)該電路可以提供一個低阻抗路徑，提高了電路的抗干擾能力。

3 仿真分析

3.1傳統(tǒng)VSD電路仿真

以圖2所示傳統(tǒng)VSD電路為模型，用Pspice仿真軟件進行了仿真，仿真結果如圖5所示。仿真結果顯示，在驅動開關管Q的過程中，ig會首先達到最大值然后迅速下降，使得開關過程變慢。此外，在Q開關過程中，Vgs會出現一個“米勒平臺”，使得開關損耗增加。由此可見，仿真結果與理論分析一致。

3.2電流連續(xù)型CSD電路仿真

為了驗證CSD電路理論上的可行性，用Pspice仿真軟件進行了仿真驗證。仿真參數為：輸入電壓Vin=12 V，輸出電壓Vo=2.5 V，輸出電流Io=15 A。驅動電壓VDD=5 V。圖6和圖7所示分別為開關管Q1、Q2的驅動信號和諧振電感Lr1、Lr2中的電流。由圖可知，電感電流連續(xù)且在電流最大時驅動功率管Q1、Q2快速地開通和關斷，輔助開關管均工作在ZVS狀態(tài)，仿真結果與理論分析保持一致。

圖8所示為開關管Q、Q2的柵源極電壓和驅動電流的仿真波形，從圖8可知，適當的控制驅動時序，就可大大地減小死區(qū)時間，減小Q2的體二極管導通產生的損耗。

4 結論

基于傳統(tǒng)VSD電路驅動過程中產生的損耗大、dv/dt問題引起的開關誤導通等問題，本文對傳統(tǒng)VSD電路和CSD電路的驅動過程進行了分析對比。首先介紹了MOSFET的相關知識，接著對傳統(tǒng)VSD電路工作過程進行了理論分析，針對其工作過程中的問題分析了VSD電路驅動的缺點。在此基礎上，分析了電感電流連續(xù)的電流源型驅動電路(CSD)的工作過程。最后用Pspice仿真軟件進行了仿真驗證。仿真結果顯示，與VSD電路相比，CSD電路可以大大的減小驅動損耗。驗證了CSD驅動方案的正確性和可行性。

[1] 楊立功, 于曉權, 李曉紅,等. 半導體可靠性技術現狀與展望[J]. 微電子學,2015(3):391-394.

[2] 黃慶紅. 國際半導體技術發(fā)展路線圖(ITRS)2013版綜述(1)[J]. 中國集成電路, 2014, 23(9):13-28.

[3] 趙正平. GaN高頻開關電力電子學的新進展[J]. 半導體技術, 2016(1)：2-9.

[4] 趙亞光，李靜.基于單片機的直流電子負載的設計[J]. 承德石油高等?？茖W校學報,2015(4):30-34.

[5] 趙輝, 徐紅波. MOSFET開關損耗分析[J]. 電子設計工程, 2015, 23(23):138-140.

[6] Lopez T, Sauerlaender G, Duerbaum T, et al. A detailed analysis of a resonant gate driver for PWM applications[C].Applied Power Electronics Conference and Exposition, 2003. APEC’03. Eighteenth Annual IEEE. IEEE, 2003:873-878 vol.2.

[7] Ma Y, Liu L, Xie X, et al. Dual Channel Pulse Resonant Gate Driver[C]//Industrial Electronics and Applications, 2007. ICIEA 2007. 2nd IEEE Conference on. IEEE, 2007:2317-2321.

[8] Zhang Z, Fu J, Liu Y F, et al. Switching loss analysis considering parasitic loop inductance with current source drivers for buck converters[J]. Power Electronics IEEE Transactions on, 2010, 26(7):1815-1819.

[9] Xiao Y, Shah H, Chow T P, et al. Analytical modeling and experimental evaluation of interconnect parasitic inductance on MOSFET switching characteristics[C].Applied Power Electronics Conference and Exposition, 2004. APEC ’04. Nineteenth Annual IEEE. IEEE, 2004:516-521 Vol.1.

ContrastiveAnalysisBetweenTraditionalVoltageSourceDriveCircuitandResonantDriveCircuit

LEI Peng-juana, CHEN Ying-chaob, WANG Xu-shenga, LIU Jiana

(a.Department of Electrical and Electronic Engineering;b.Department of Petroleum Engineering, Chengde Petroleum College, Chengde 067000, Hebei, China)

Based on the problem of the power loss occurring in the process of driving circuit and dv/dtproblem caused by the problem such as switches misleading in the traditional Voltage Source drive (Voltage Source Driver, the VSD), contrastive analysis of the driving process has been worked between the traditional VSD circuit and Current Source Driver (CSD) in this paper. First, the knowledge of MOSFET is introduced, and then the working process of the traditional MOSFET as the prototype of the VSD circuit is analyzed. On this basis, the continuous current mode working process of the CSD circuit is analyzed, and the advantages and disadvantages are compared with traditional VSD drive circuit. Finally the simulation with Pspice software is validated. Compared with the VSD circuit, the simulation results show that the CSD circuit can greatly reduce the power loss, and it verified the correctness and feasibility of the CSD drive scheme.

VSD circuit; drive loss; CSD circuit; continuous current mode

TM464

A

1008-9446(2017)05-0044-05

2016-12-06

雷鵬娟(1986-)，女，山西汾陽人，講師，碩士，主要從事直流微電網方面的研究,E-mail：664865836@qq.com。