樊彥恩 段玲琳 李化雷

(1.中國電子科技集團第三十八研究所 合肥 230088 2.孔徑陣列與空間探測安徽省重點實驗室 合肥 230088)

鏈式拓撲結(jié)構(gòu)RS422總線的失效性分析

樊彥恩1,2段玲琳1,2李化雷1,2

(1.中國電子科技集團第三十八研究所 合肥 230088 2.孔徑陣列與空間探測安徽省重點實驗室 合肥 230088)

從理論方面給出了鏈式拓撲結(jié)構(gòu)RS422總線接口電路總負載阻抗計算方法；從試驗方面測試分析了當某接收端短路失效時，驅(qū)動芯片和其他接收端的通信質(zhì)量。試驗證明，只要保證總負載阻抗RL不小于90歐姆，某接收端短路失效并不會影響驅(qū)動芯片和其他接收端的正常通信，試驗結(jié)果與理論分析一致。

RS422總線；負載阻抗；失效性分析；鏈式拓撲結(jié)構(gòu)

0 引言

隨著航天技術(shù)的快速發(fā)展，越來越多復(fù)雜電子設(shè)備在星載系統(tǒng)上應(yīng)用，總線通信技術(shù)的應(yīng)用使得眾多電子系統(tǒng)之間交互通信成為可能。目前串行總線通信在星載電子設(shè)備中的應(yīng)用非常普遍，其中的平衡通信接口RS422采用全雙工通信模式，傳輸速率高達10Mbit/s，傳輸距離長達2000m；RS422具有抗共模干擾能力強、驅(qū)動能力強、信號容差性好等諸多優(yōu)點[1]，已廣泛應(yīng)用于航天系統(tǒng)、自動化控制和儀器儀表等領(lǐng)域。根據(jù)美國電子工業(yè)協(xié)會(EIA)制定的RS422標準，其經(jīng)典拓撲網(wǎng)絡(luò)為鏈式結(jié)構(gòu)，并且允許在一條平衡總線上連接多至10個接收器[2]。接收器的數(shù)量越多，對通信的可靠性要求就會越高。因此進行鏈式拓撲結(jié)構(gòu)RS422總線的失效性分析對保證星載電子設(shè)備在諸多特殊環(huán)境中滿足極高的可靠性和消除故障隱患可能帶來的重大的經(jīng)濟損失有著深遠的意義。

航天產(chǎn)品研制過程中使用了大量可靠性設(shè)計、分析技術(shù)以有效保證其可靠性。我們廣為熟悉的故障模式影響分析(Failure Mode Effect Analysis, FMEA)已經(jīng)作為一項必做的可靠性設(shè)計方法。它對各種可能的風險進行評價、分析，以便在現(xiàn)有技術(shù)的基礎(chǔ)上消除這些風險或?qū)⑦@些風險較小到可接受的水平。本文就鏈式拓撲結(jié)構(gòu)RS422總線在應(yīng)用中可能存在的某接收端短路對總線通信的影響給出了相關(guān)的理論支撐以及試驗結(jié)果分析。

1 RS422總線接口電路總負載阻抗

1.1 平行終端匹配電阻

終端匹配的作用是對傳輸線進行阻抗匹配。如果阻抗不匹配，傳輸信號就不能被負載完全吸收，一部分信號就會反射回傳輸線，形成振鈴甚至導致誤碼。根據(jù)不同的應(yīng)用場合，可以選擇平行終端匹配和AC耦合終端匹配[2]。在本文中，如沒有特殊說明，終端匹配方式均為平行終端匹配。

a)平行終端匹配電阻的位置

對于一個驅(qū)動芯片驅(qū)動一個接收端，平行終端匹配電阻RT需要加在接收端的A’與 B’兩端，如圖1所示。

對于一個驅(qū)動芯片驅(qū)動多達10個接收端時，平行終端匹配電阻RT要接在最后一個接收端的A’與B’之間如圖2所示。

b)平行終端匹配電阻的阻值

根據(jù)RS422標準(TIA-EIA-422-B)，總線驅(qū)動芯片的總負載阻抗不能小于90歐姆[2]，平行終端匹配電阻的阻值在90到150歐姆之間，否則就會影響驅(qū)動芯片和接收端的正常通信。理想的阻值應(yīng)該和傳輸線的特征阻抗相匹配(一般為120Ωm，可以咨詢傳輸線生產(chǎn)廠商)。

1.2 RS422總線接口電路總負載阻抗計算

根據(jù)RS422標準，其經(jīng)典拓撲網(wǎng)絡(luò)為鏈式結(jié)

構(gòu)，并且允許在一條平衡總線上連接多至10個接收器，如圖3所示。

整個RS422接口電路總負載阻抗RL包括N個接收端差分輸入阻抗Ri和終端匹配電阻RT[3]。其中N個接收端差分輸入阻抗并聯(lián)后得到Rp：

(1)

最后再和終端匹配電阻RT相并聯(lián)，這樣整個RS422接口電路總負載阻抗為RL：

(2)

其中，RL不能小于90歐姆。

2 試驗結(jié)果及分析

2.1 試驗條件

根據(jù)上面的理論分析，當鏈式拓撲結(jié)構(gòu)RS422總線中的某支路短路失效時，只要總負載阻抗RL不小于90Ωm，驅(qū)動芯片和其他接收端的通信并不會受到影響。為了從試驗角度進一步驗證理論分析結(jié)果，設(shè)計了專門的試驗電路進行實際測試。使用到的元器件和材料參數(shù)如下：

a)驅(qū)動芯片：型號JSR26C31D，高電平輸出阻抗約為9Ω，低電平輸出阻抗約為7Ω[4]，試驗中取平均值8Ω進行計算。

b)接收芯片：型號JSR26C32D，輸入阻抗在4～20kΩ之間[5]，試驗中取10kΩ計算。

c)傳輸線：AWG26雙絞線，差分阻抗和單端阻抗均約為120Ω。

d)平行終端匹配電阻RT=120Ω。

e)一個驅(qū)動芯片驅(qū)動6個接收端。

f)接收芯片差分輸入端串聯(lián)了故障電阻R0=1kΩ，計算負載阻抗時需要考慮進去。

2.2 試驗結(jié)果及分析

本試驗中，鏈式拓撲結(jié)構(gòu)RS422總線含有一個驅(qū)動芯片和6個接收端。根據(jù)公式(1)、(2)，當某一接收端差分輸入信號A’與B’(或A”與B”)之間短路后，如圖4、圖6所示，接口電路A、B兩端總負載阻抗RL=113Ω，大于TIA-EIA-422-B標準要求的總負載極限值90Ω。因此理論上分析，當某一接收端差分輸入信號短路后，不會影響其余驅(qū)動芯片和其余五個接收端的正常通信。為了能夠覆蓋接收端短路的隨機性，使得試驗更加嚴謹，分別做了近端接收端和遠端接收端短路的試驗。

2.2.1 近端接收端短路失效

近端接收端短路失效后的等效電路原理圖如圖4所示。

近端接收端短路前后，采用示波器差分探頭在左數(shù)第三個接收端實測的信號眼圖如圖5所示。從圖中可以看出，信號眼圖在短路前后基本沒有任何變化。

遠端接收端短路失效遠端接收端短路失效后的等效電路原理圖如圖6所示。

遠端接收端短路前后，采用示波器差分探頭在左數(shù)第三個接收端實測的信號眼圖如圖7所示。從圖中可以看出，信號眼圖在短路前后基本沒有任何變化。

3 結(jié)束語

綜合以上理論分析和試驗數(shù)據(jù)，說明只要合理選擇平行終端匹配電阻，使得鏈式拓樸結(jié)構(gòu)RS422總線的總負載阻抗不小于極限值90Ω，在近端接收端或遠端接收端短路失效時，均不會影響驅(qū)動芯片和其他接收端的正常通信。試驗結(jié)果和理論分析相符。

[1] 段曉超，段玲琳，李化雷. 星型拓撲RS422信號傳輸特性研究[J].雷達科學與技術(shù)，2016，14(1)：91-94.

[2] Electrical characteristics of balanced voltage digital interface circuits [R].U.S.A: Telecommunications Industry Association,1994:5～16.

[3] RS-422 and RS-485 Application Note[R]. Ottawa: Bamp;B electronics Mfg.Co.Inc,1997: 13～19.

[4] JSR26C31D四路差分驅(qū)動器技術(shù)說明書[X].無錫：中國電子科技集團公司第五十八研究所，2013: 5-6.

[5] JSR26C32D四路差分驅(qū)動器技術(shù)說明書[X].無錫：中國電子科技集團公司第五十八研究所，2013: 5.

FailureAnalysisofRS422BuswithChain-typeTopology

Fan Yan en1,2, Duan Linglin1,2, Li Hualei1,2

(1. The No. 38 Research Institute of CETC, Hefei 230088; 2. Key Laboratory of Aperture Array and Space Application, Hefei 230088)

Calculating method of total resistance of RS422 bus with chain-type topology is present theoretically. Based on experiment, communication quality between drive chip and other receiving ends in case of any one receiving end is failed due to short-circuit is analyzed. The experimental result shows that, if total load impedance RL not less than 90 can be guaranteed, then communication quality between drive chip and other receiving ends will not be affected in case of one end is failed due to short-circuit, i.e. experimental result is coincident with theoretical analyzing.

RS422 bus; load impedance; failure analysis; chain-type topology

2017-04-11

樊彥恩(1985-)，女，碩士研究生。研究方向為綜合電子設(shè)計技術(shù)。

TN919.3

A

1008-8652(2017)03-043-04