蘇浩航

?

基于混合仿真對高速電路電源網(wǎng)絡(luò)的優(yōu)化設(shè)計

蘇浩航

（北京空間機(jī)電研究所，北京100094）

隨著遙感相機(jī)工作頻率的提高，成像電子學(xué)系統(tǒng)中的電源噪聲成為影響圖像質(zhì)量的一個重要的因素，過大的電源噪聲會干擾所傳輸視頻信號，并影響到成像的清晰度和系統(tǒng)噪聲。傳統(tǒng)設(shè)計方法僅通過“目標(biāo)阻抗”來判斷電源阻抗是否滿足要求，缺少對電源噪聲的準(zhǔn)確分析，且該方法將電源/地網(wǎng)絡(luò)（P/G網(wǎng)絡(luò)）中的電流設(shè)定為負(fù)載最大電流，容易造成電源“過設(shè)計”的情況。為此，文章提出一種新型的電源設(shè)計方法，該法將信號分析和電源設(shè)計結(jié)合一體進(jìn)行，通過建立混合仿真模型對電源噪聲進(jìn)行分析計算，該混合模型包含了信號的傳輸通道模型、P/G網(wǎng)絡(luò)模型、器件封裝模型，并將器件驅(qū)動端口翻轉(zhuǎn)引起的電流變化以及信號產(chǎn)生的回流引入仿真模型中。通過仿真計算不僅可以得到電源的瞬態(tài)噪聲，還能夠根據(jù)計算結(jié)果進(jìn)行降噪設(shè)計，有效的控制了P/G網(wǎng)絡(luò)上噪聲的變化，采用本方法可以有效控制去耦電容的添加數(shù)量，保證了電源完整性設(shè)計的有效性和可行性。

電源/地網(wǎng)絡(luò)（P/G網(wǎng)絡(luò)） 瞬態(tài)噪聲 信號完整性分析 封裝模型 航天遙感

0 引言

隨著遙感相機(jī)視頻電子學(xué)的迅猛發(fā)展，傳輸寬帶化和高速化已成為視頻信號傳輸?shù)闹饕攸c(diǎn)，且由于相機(jī)工作頻率的提高，成像電子學(xué)系統(tǒng)的噪聲水平將成為影響圖像質(zhì)量（image quality，全文同），進(jìn)而影響遙感器動態(tài)范圍以及分辨率的重要因素。電源噪聲[1-2]是系統(tǒng)噪聲中不可忽視的一個重要分支，過大的電源噪聲會干擾所傳輸視頻信號，使得信號的噪聲增大，并最終影響到成像的清晰度和整體系統(tǒng)噪聲，因此在設(shè)計中對電源噪聲進(jìn)行有效控制是目前的研究重點(diǎn)。文獻(xiàn)[3]提出了基于目標(biāo)阻抗的設(shè)計方法，將混合遺傳算法應(yīng)用于電源設(shè)計，借助Cadence電源完整性仿真工具驗(yàn)證設(shè)計結(jié)果的有效性和合理性；文獻(xiàn)[4-5]考慮到芯片實(shí)際工作電流并非恒定不變，而是一種動態(tài)變化的頻率相關(guān)源，提出了一種新的基于目標(biāo)阻抗與動態(tài)目標(biāo)阻抗的混合仿真與設(shè)計流程；文獻(xiàn)[6]提出將電流變化率加入到最大噪聲算法的電流約束中，在任意電流變化率的情況下分析電源分布網(wǎng)絡(luò)的最大噪聲，從而獲得更加真實(shí)的最大噪聲；文獻(xiàn)[7-9]提出計算電源網(wǎng)絡(luò)等效電路得到電源阻抗，然后借助電流變化曲線將電源噪聲從頻域轉(zhuǎn)化為時域的方法；文獻(xiàn)[10]提出一種基于同步轉(zhuǎn)換輸出電流的新型目標(biāo)阻抗的計算方法，采用瞬態(tài)電流輸出值代替了傳統(tǒng)情況下的最大電流值。

在目前的電源設(shè)計及分析方法里，PCB電源設(shè)計和信號設(shè)計是分別進(jìn)行的，因此往往會造成對電源噪聲無法準(zhǔn)確分析，以及造成芯片I/O翻轉(zhuǎn)產(chǎn)生的噪聲與電源本身的噪聲耦合在一起引入信號中，造成信號噪聲過大的問題[11-15]。為此本文提出一種新的設(shè)計方法，將電源設(shè)計與信號設(shè)計結(jié)合在一起進(jìn)行，在保證仿真精度的同時，對信號完整性和電源瞬態(tài)噪聲進(jìn)行同時分析，且該方法的分析結(jié)果更加直觀，且避免了傳統(tǒng)電源設(shè)計中的“過設(shè)計”現(xiàn)象。

1 目標(biāo)阻抗

目前電源/地網(wǎng)絡(luò)（P/G網(wǎng)絡(luò)）系統(tǒng)設(shè)計應(yīng)用比較廣的一種方法是“目標(biāo)阻抗（Target Impedance）”設(shè)計方法[3-4]。其核心思想是在預(yù)先給定電流變化的前提下，只要保證P/G網(wǎng)絡(luò)的阻抗值不大于特定值，就可以控制系統(tǒng)電壓維持在特定值之下。PCB上的P/G網(wǎng)絡(luò)包括VRM（穩(wěn)壓模塊）、去耦電容、電源地平面耦合電容，分別在不同的頻率范圍內(nèi)做出響應(yīng)。

目標(biāo)阻抗的計算公式為：

目標(biāo)阻抗分析將整個電源系統(tǒng)看成一個網(wǎng)絡(luò)，以各個功耗器件的最大電流激勵P/G網(wǎng)絡(luò)。但是這種方法沒有考慮芯片供電電流的變化對于電源阻抗的影響，可能會導(dǎo)致“過設(shè)計”現(xiàn)象，而且該法是在頻域分析的基礎(chǔ)上進(jìn)行的，對于大多數(shù)設(shè)計師來說更關(guān)心的是電源紋波噪聲等時域上的問題，因此本文在目標(biāo)阻抗分析的基礎(chǔ)上提出一種結(jié)合信號分析的混合仿真方法，利用這種方法可以觀察電源時域紋波的 變化。

2 電源/信號混合仿真

2.1 混合仿真原理

圖1（a）為傳統(tǒng)電源設(shè)計模型，即將從VRM到芯片的電源輸入管腳作為一個線性的網(wǎng)絡(luò)，通過計算該網(wǎng)絡(luò)的Z參數(shù)，分析該電源上的噪聲，評估電源設(shè)計情況。對于電路設(shè)計者來說，該方法并不直觀，因?yàn)閆參數(shù)是基于頻域角度進(jìn)行的分析，而設(shè)計者更希望能直觀的看到時域上電源紋波的變化情況，因此本文提出基于信號分析和電源分析結(jié)合的混合分析模型，如圖1(b)所示，芯片上電流的變化和波動直接與P/G網(wǎng)絡(luò)相關(guān)，此時用于分析的電流值并不是一個估計值，而是與芯片直接相關(guān)的電流變化的瞬態(tài)信號，隨著供電電流的變化就可以直接計算出電源上的紋波噪聲。

（a）傳統(tǒng)P/G網(wǎng)絡(luò)模型 （b）基于芯片電流變化的P/G網(wǎng)絡(luò)模型

2.2 仿真流程

本文提出的仿真模型結(jié)構(gòu)框圖和仿真流程如圖2所示，具體如下：

圖2 混合仿真流程

第1步：建立芯片管腳的封裝模型，包括用于傳輸信號的管腳和連接電源和地的管腳，其管腳參數(shù)從器件的IBIS模型或器件手冊中查找。

第2步：提取PCB上P/G網(wǎng)絡(luò)的參數(shù)模型，提取的路徑應(yīng)從VRM到器件的電源輸入管腳處。提取參數(shù)所用的軟件為電磁仿真軟件，提取的參數(shù)為散射參數(shù)模型。

第3步：提取PCB信號走線參數(shù)模型，提取的路徑應(yīng)從發(fā)送管腳到接收管腳，方法同上。

第4步：確定激勵源信號類型，此時應(yīng)該結(jié)合器件的實(shí)際工作情況，選取時鐘信號、數(shù)據(jù)流信號或是使能信號，對各個管腳分別設(shè)置。

第5步：建立混合仿真模型，如圖1(b)所示，發(fā)送芯片和接收芯片的電源輸入要與P/G網(wǎng)絡(luò)模型相連接，不單獨(dú)使用直流電源供電。

3 仿真結(jié)果與分析

本文以某項(xiàng)目的高速信息處理電路為例進(jìn)行分析，仿真軟件為ADS。該電路在整個視頻處理系統(tǒng)中擔(dān)負(fù)的任務(wù)為接收各個主體相機(jī)的成像數(shù)據(jù)，對數(shù)據(jù)進(jìn)行編碼，并將編碼后的數(shù)據(jù)通過數(shù)傳接口傳輸?shù)綌?shù)傳系統(tǒng)，該電路3.3V數(shù)字電同時供給FPGA和12片數(shù)據(jù)接口芯片。為了避免在成像信號傳輸過程中增加多余的噪聲，因此該電路對噪聲有嚴(yán)格要求，根據(jù)設(shè)計指標(biāo)要求，電源波動不能超過供電電壓的3%，即3.3V的電源噪聲必須小于99mV。

對整個3.3V的電源結(jié)構(gòu)建模如圖3所示。對于電路的實(shí)際工作情況，建立了對應(yīng)的12塊發(fā)送芯片到FPGA的傳輸模型，發(fā)送芯片的供電電壓為3.3V，每一片發(fā)送芯片用于發(fā)送3路數(shù)據(jù)和1路同步時鐘信號給FPGA。供電的3.3V電源由外部提供，經(jīng)過濾波等一系列處理，輸送給發(fā)送芯片和FPGA的電源管腳。在模型中只考慮外部輸入的電源為“干凈”的，不考慮外部供電模塊帶來的噪聲。

圖3 仿真模型結(jié)構(gòu)框

首先對單路數(shù)據(jù)信號的電源噪聲進(jìn)行了分析，分析模型如圖4所示。該模型分析了單一路信號傳輸時電源的變化情況，包含了器件電源管腳的P/G網(wǎng)絡(luò)模型、封裝模型和信號傳輸模型，其中激勵源信號為100MHz信號源，仿真結(jié)果圖5所示。

圖4 單路傳輸模型

（a）輸入信號波形 （b）輸出信號波形

（a）Waveform of input signal （b）Waveform of output signal

（c）單路電源紋波波形 （d）單路地紋波波形

如圖5所示，（a）和（b）為信號輸入和輸出的波形，（c）為單路信號傳輸時引起的電源紋波，（d）為單路信號傳輸時地紋波波形。如圖5（c）計算結(jié)果可知，單路的電源紋波波谷電壓為2.697V，波峰電壓為2.768V，因此單路數(shù)據(jù)信號中由于I/O端口翻轉(zhuǎn)和信號回流引起了71mV的電源噪聲（峰峰值）。為了進(jìn)一步分析整個系統(tǒng)的噪聲，根據(jù)圖3的整體模型架構(gòu)，對包含12路時鐘信號和36路數(shù)據(jù)信號的整個系統(tǒng)傳輸情況進(jìn)行了分析，總噪聲紋波如圖6所示，電源紋波波谷電壓為3.382V，波峰電壓為3.194V，因此整個系統(tǒng)工作在3.3V電源層上信號回流引起的噪聲為188mV（峰峰值），電源的紋波噪聲超出3%的波動范圍，因此需要修改電源設(shè)計。對于電源降噪處理常用的方法為添加去耦電容[16-17]，或者是在PCB中修改VCC層等方法，我們選擇了添加去耦電容的方法進(jìn)行降噪。經(jīng)過添加后的電源再次仿真如圖7所示，電源紋波波谷電壓為3.339V，波峰電壓為3.249V，與圖7相比，添加去耦電容后的電源噪聲紋波下降了一半，噪聲為90mV，降噪效果明顯，滿足了設(shè)計要求。

圖6 添加去耦電容前電源紋波

圖7 添加去耦電容后的電源紋波

4 結(jié)束語

相比于傳統(tǒng)的電源設(shè)計方法，設(shè)計人員只能從頻域的角度計算電源的目標(biāo)阻抗，往往容易造成“過設(shè)計”的情況，但電源噪聲與整個電路的實(shí)際工作狀態(tài)相關(guān)，主要是由I/O翻轉(zhuǎn)電流以及信號回流引起，是一種瞬態(tài)變化的噪聲。本文提出了一種新型的結(jié)合信號分析的混合仿真方法，利用這種方法可以觀察電源時域紋波的變化并進(jìn)行電源降噪優(yōu)化設(shè)計，降低信號噪聲，增大系統(tǒng)信噪比，增強(qiáng)傳輸圖像的清晰度，為高速信號傳輸打下良好的基礎(chǔ)。

[1] 張昌駿, 汪進(jìn)進(jìn). 電源噪聲測量的挑戰(zhàn)及解決之道[J]. 國外電子測量技術(shù), 2013, 32(6): 43-46. ZHANG Changjun, WANG Jinjin. The Challenge and Resolution of Power Noise Measurement[J]. Foreign Electronic Measurement Technology, 2013, 32(6): 43-46. (in Chinese)

[2] 李勇明, 曾孝平. 高頻PCB設(shè)計過程中的電源噪聲的分析及對策[J]. 重慶大學(xué)學(xué)報, 2004, 27(7): 72-74. LI Yongming, ZENG Xiaoping. Analysis and Countermeasures of the Power Noise During High Frequency PCB Design[J]. Journal of Chongqing University, 2004, 27(7): 72-74. (in Chinese)

[3] 王保坡, 杜勁松, 田星, 等. 基于混合遺傳算法的去耦電容網(wǎng)絡(luò)設(shè)計[J]. 電子技術(shù)用, 2015, 41(7): 146-153.WANG Baopo, DU Jinsong, TIAN Xing, et al. Design of Decoupling Capacitor Network Based on Hybrid GA[J]. Application of Electronic Technique, 2015, 41(7): 146-153. (in Chinese)

[4] 李晉文, 曹躍勝, 胡軍, 等. 基于動態(tài)目標(biāo)阻抗的DDR3電源完整性仿真[J]. 計算機(jī)工程與科學(xué), 2014, 36(3): 399-403. LI Jinwen, CAO Yuesheng, HU Jun, et al. Simulation on Power Integrity of DDR3 System Based on Dynamic Target Impedance[J]. Computer Engineering & Science, 2014, 36(3): 399-403. (in Chinese)

[5] CAI KX, JI SY. Cost Competitive PI-SI Co-design for DDR Interfaces[C]//IEEE International Symposium on Electromagnetic, 2015: 645-649.

[6] 趙振宇, 孫浩, 鄧全, 等. 引入電流變化率的電源分布網(wǎng)絡(luò)最差噪聲分析算[J]. 國防科技大學(xué)學(xué)報, 2016, 38(2): 82-86. ZHAO Zhenyu, SUN Hao, DENG Quan, et al. A Time-domain Worst-case Noise Algorithm for Power Delivery Network with Non-zero Current Transition Times[J]. Journal of National University of Defense Technology, 2016, 38(2): 82-86. (in Chinese)

[7] ZHAO B, HUANG C H, SHRINGARPURE K. Analytical PDN Voltage Ripple Calculation Using Simplified Equivalent Circuit Model of PCB PDN[C]//IEEE Symposium on Electromagnetic Compatibility, 2015: 133-138

[8] 任炳宇. 基于PDN原理的硬件電路簡潔化設(shè)計流程[J]. 現(xiàn)代電子技術(shù), 2015, 38(2): 132-135. REN Bingyu. Design Process of Hardware Circuit Based on PDN Theory[J]. Modern Electronics Technique, 2015, 38(2): 132-135. (in Chinese)

[9] 王一, 楊海鋼, 余樂. 多層金屬電源線地線網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)的IR-drop分析方法[J]. 電子學(xué)報, 2015, 43(12): 2542-2546. WANG Yi, YANG Haigang, YU Le. A Technique for IR-Drop Analysis of the Multilayered Power/Ground Networks[J]. Acta Electronica Sinica, 2015, 43(12): 2542-2546. (in Chinese)

[10] KIM J, PARK E, LEE J. Novel Target Impedance for Power Distribution Network of Simultaneous Switching Output (SSO) Buffers[C]//Electrical Design of Advanced Packaging & Syste, 2015: 81-84.

[11] WANG L, SHANGGUAN DK, CAO L, et al. The Hybrid Method is Introduced to Use in Suppression to Synchronous Switch Noise in High-speed[C]//International Conference on Electronic Packagin, 2015: 561-563.

[12] 彭大芹, 許海嘯, 谷勇, 等. 高速電路PCB及其電源完整性設(shè)計[J]. 自動化儀表, 2016, 37(3): 5-8. PENG Daqin, XU Haixiao, GU Yong, et al. PCB of High Speed Circuit and the Integrity Design for Its Power Supply[J]. Process Automation Instrumentation, 2016, 37(3): 5-8. (in Chinese)

[13] SEKINE T, ASAI H. Conformal Equivalent Circuit Model and Leapfrog Alternating Direction Implicit Formulation for Fast Simulation of Power Delivery Network[C]//IEEE International Symposium on Electromagnetic, 2015: 588-593.

[14] 王棟, 韓志學(xué), 翟國芳. 32通道TDICCD遙感相機(jī)模擬前端電路設(shè)計[J]. 航天返回與遙感, 2015, 36(1): 49-51． WANG Dong, HAN Zhixue, ZHAI Guofang. Design of Analog Front End Circuit for TDICCD Remote Sensing Camera with 32 Channel Output Signal[J]. Spacecraft Recovery & Remote Sensing, 2015, 36(1): 49-51. (in Chinese)

[15] WU TL, CHUANG HH, WANG T K. Overview of Power Integrity Solutions on Package and PCB: Decoupling and EBG Isolation[J]. IEEE Trans. on Electromagnetic Compatibility, 2010, 52(2): 346-356.

[16] LI XM, HU SQ, SEE KY. Capacitor Selection Process for High-speed Power Distribution Network Based on Switching Current Requirement[C]//Electronics Packaging Technology Conference, 2014: 269-272.

[17] CATALIN A M, BIZON N. Some Aspects on Modeling of the Signal and Power Integrity in a PCB Based on Waveform Analysis[C]//International Conference on Electronics, 2015: Y-27-Y-32.

[18] WANE S, DOUSSIN O, BAJON D, et al. Stochastic Approach for Power Integrity, Signal Integrity, EMC and EMI Analysis of Moving Objects[J]. Genes & Development, 2015, 10(19): 2438-2451.

[19] BENOIT G, CYRILLE G, ALEXANDRE A. Simulation Methodology for Enhancement of Power Delivery Network Decoupling[J]. Signal & Power Integrity, 2015: 1-4.

[20] KIM M, KOO K, SHIM Y, et al. Vertical Stepped Impedance EBG (VSI-EBG) Structure for Wideband Suppression of Simultaneous Switching Noise in Multilayer PCBs[J]. IEEE Transactions on Electromagnetic Compatibility, 2013, 55(2): 307-314.

（編輯：劉穎）

Optimization Design of the Power Network for The High-speed Circuit Based on Mixed Simulation

SU Haohang

（Beijing Institute of Space Mechanics & Electricity, Beijing 100094, China）

With the increase of the operating frequency for the space camera, the power noise in the imaging electronic system will have a significant impact on the image quality, and excessive noise would disturb the signal transmission, blur the image sharpness and produce more system noise. In a traditional design method, the “target impedance” was used to evaluate the power impedance, which often resulted in “over design” due to lack of the accurate analysis of the power noise and setting the current in the power/ground (P/G) network to the maximum load current value. In the paper, a new method was proposed based on the mixed simulation model, which combined the signal analysis with the P/G network analysis. In the mixed model, the signal transmissions model, the P/G network model and the package model were all included, and the current caused by the I/O state change and signal circumfluence path in the P/G network was also taken into account. The transient power noise can be simulated and then noise reduction can based on the simulation results, thus effectively controlling the variation of the noise in the P/G network. The method was valid to control the adding number of the decoupling capacitors, making the power integrity design more efficient and feasible.

power/ground network; transient noise; signal analysis; package model; space remote sensing

TN41

A

1009-8518(2017)05-0050-07

10.3969/j.issn.1009-8518.2017.05.007

蘇浩航，女，1979年生，2008年獲西安電子科技大學(xué)微電子與固體電子學(xué)專業(yè)博士學(xué)位，高級工程師。研究方向?yàn)檫b感視頻處理電路設(shè)計與分析。E-mail：suhaohang@qq.com。

2017-05-01

國家重大科技專項(xiàng)工程