唐彩彬,張凱虹

（中國電子科技集團(tuán)公司第五十八研究所，江蘇無錫 214035）

LDO芯片CP通用測試方法研究

唐彩彬,張凱虹

（中國電子科技集團(tuán)公司第五十八研究所，江蘇無錫 214035）

介紹了LDO（線性穩(wěn)壓器）的通用測試方法?；陂L川CTA8280測試系統(tǒng)，通過對芯片CP（圓測試）要求進(jìn)行分析，設(shè)計(jì)了某款LDO芯片的測試外圍，實(shí)現(xiàn)了對該LDO芯片功能與性能的測試。該方案能夠作為通用測試方法供LDO芯片測試設(shè)計(jì)參考。

LDO；CTA8280；CP；熔絲

1 引言

DC/DC變換器已廣泛應(yīng)用于各種移動電子系統(tǒng)中，如便攜式電腦、移動通信終端、PDA等。而LDO（Low Drop Out）線性穩(wěn)壓器由于具有結(jié)構(gòu)簡單、成本低廉、低噪聲、低功耗及占用芯片面積較小等眾多優(yōu)點(diǎn)，廣泛應(yīng)用于便攜式電子產(chǎn)品中。

近年來，LDO芯片在晶圓測試環(huán)節(jié)多需要通過熔絲修調(diào)使其達(dá)到統(tǒng)一的輸出電壓，因此，CP測試作為集成電路產(chǎn)業(yè)中的必備環(huán)節(jié)顯得格外重要。目前，LDO芯片已經(jīng)進(jìn)入了大規(guī)模生產(chǎn)階段，這需要依賴ATE（Automatic TestEquipment）設(shè)備進(jìn)行量產(chǎn)化測試。

本文針對國內(nèi)某款LDO芯片，基于ATE、全自動探針臺、專用探針卡，搭建了一套完整的Wafer測試平臺。該測試方案實(shí)現(xiàn)了該芯片晶圓基準(zhǔn)電壓的調(diào)整，并為LDO類芯片的功能與性能提供了一種通用的測試方法。

2 LDO的結(jié)構(gòu)與工作原理

LDO穩(wěn)壓器的工作原理是通過一個壓控電流源以強(qiáng)制在穩(wěn)壓器輸出端上產(chǎn)生一個固定電壓，內(nèi)部控制電路連續(xù)檢測（監(jiān)視）輸出電壓，并根據(jù)負(fù)載的需求調(diào)節(jié)電流源以把輸出電壓保持在期望的數(shù)值[1]。電流源的設(shè)計(jì)極限限定了穩(wěn)壓器在仍然保持電壓調(diào)節(jié)作用的情況下所能供應(yīng)的最大負(fù)載電流。輸出電壓采用一個反饋環(huán)路進(jìn)行控制，其需要某種類型的補(bǔ)償以確保環(huán)路穩(wěn)定性。大多數(shù)線性穩(wěn)壓器都具有內(nèi)置補(bǔ)償功能電路，無需外部組件就能保持完全穩(wěn)定。某些穩(wěn)壓器（比如低壓降型）則需要在輸出引腳和地之間連接一些外部電容以確保穩(wěn)壓器的穩(wěn)定性。

基本的LDO線性穩(wěn)壓器包括誤差放大器、調(diào)整元件、基準(zhǔn)與偏置電路以及反饋比例電阻網(wǎng)絡(luò)，再加上諸如過溫、限流、電池極性反轉(zhuǎn)等保護(hù)電路就構(gòu)成了一個完整的LDO系統(tǒng)[2]，圖1為PMOS型LDO穩(wěn)壓器結(jié)構(gòu)圖?；鶞?zhǔn)偏置模塊用來產(chǎn)生一個穩(wěn)定性很高的參考電壓，它為誤差放大器、電路內(nèi)部比較器等提供電壓偏置，并且對LDO穩(wěn)壓器輸出高精度的直流電壓起著十分重要的作用。未調(diào)節(jié)的輸入電壓作為供電電源電壓，基準(zhǔn)電壓作為誤差放大器的負(fù)相輸入電壓，電阻反饋網(wǎng)絡(luò)將輸出電壓進(jìn)行分壓并得到反饋電壓，此反饋電壓輸入到誤差比較器的同相端，與負(fù)相端的基準(zhǔn)電壓進(jìn)行比較。兩電壓差值通過誤差放大器的放大后直接控制功率調(diào)整元件的柵極，通過改變調(diào)整元件的導(dǎo)通狀態(tài)來控制LDO的輸出端，從而獲得穩(wěn)定的輸出電壓值。

圖1 PMOS型LDO穩(wěn)壓器結(jié)構(gòu)圖

3 LDO的基本性能指標(biāo)

3.1 輸出電壓與輸出精度

輸出電壓是LDO線性穩(wěn)壓器的重要參數(shù)，也是電子設(shè)備設(shè)計(jì)者選用LDO時首先應(yīng)考慮的參數(shù)。按輸出電壓值可分為固定輸出電壓和可調(diào)輸出電壓兩種類型。一般固定輸出電壓LDO線性穩(wěn)壓器是經(jīng)過設(shè)計(jì)廠商精密調(diào)整，輸出電壓精度也很高。但由于固定輸出電壓數(shù)值均為常用電壓值，不可能滿足所有的應(yīng)用要求，因此也可以外接反饋比例電阻，通過調(diào)節(jié)外接電阻阻值獲得需要的輸出電壓。

3.2 漏失電壓與靜態(tài)電流

漏失電壓定義為保證LDO線性穩(wěn)壓器正常工作時對應(yīng)的輸入輸出電壓間的最小電壓差。它是反映調(diào)整管調(diào)節(jié)輸出電壓能力的一個重要參數(shù)。

LDO線性穩(wěn)壓器的靜態(tài)電流又叫接地電流，定義為芯片不加負(fù)載時、電路正常工作時內(nèi)部消耗的電流，它等于輸入電流與輸出電流之差。

3.3 功耗與效率

LDO線性穩(wěn)壓器的效率與漏失電壓和靜態(tài)電流有關(guān)，低漏失電壓、小靜態(tài)電流則意味著LDO電路具有低功耗、高效率的特點(diǎn)。

3.4 負(fù)載調(diào)整率與線性調(diào)整率

負(fù)載調(diào)整率表征了LDO輸出負(fù)載大小變化對輸出電壓的影響程度，表征了負(fù)載變化而穩(wěn)壓器維持輸出在標(biāo)稱值上的能力，負(fù)載調(diào)整率越小越好。

線性調(diào)整率表征了LDO輸入電壓大小變化對輸出電壓的影響程度，定義為負(fù)載一定時穩(wěn)壓電路輸出電壓相對變化量與其輸入電壓相對變化量之比。與負(fù)載調(diào)整率一樣，該指標(biāo)也是越小越好[3]。

4 LDO測試方案設(shè)計(jì)與實(shí)現(xiàn)

4.1 測試外圍設(shè)計(jì)

本文針對某款標(biāo)準(zhǔn)電壓為5 V的LDO線性穩(wěn)壓器來設(shè)計(jì)測試外圍，該LDO芯片主要有常規(guī)PAD（IN、OUT、GND）與熔絲 PAD（T1、T2、T3、T4、T5、T6）。

以單芯片測試方案為例，根據(jù)datasheet上的相應(yīng)參數(shù)的測試條件設(shè)計(jì)測試電路，如圖2所示。該芯片總計(jì)5段PAD之間的熔絲，分別為T1～T2、T2～T3、T3～T4、T4～T5、T5～T6，需 5 個繼電器來控制這 5 段熔絲。使用長川科技CTA8280測試系統(tǒng)來實(shí)現(xiàn)該設(shè)計(jì)，單芯片測試方案總計(jì)需要3路電流電壓源，分別為DVI0（IN 端）、DVI1（Trim）、QVI0（OUT 端），IN 與OUT需要分別加0.1 μF電容用于穩(wěn)定輸入與輸出。

圖2 測試電路外圍

4.2 測試項(xiàng)目實(shí)現(xiàn)

4.2.1 輸出電壓測試與熔絲修調(diào)（Trim測試）

當(dāng)IN輸入電壓與OUT輸出電流保持不變時，在OUT端測得的電壓即為輸出電壓Vref。程序如下：

表1 輸出電壓測試與熔絲修調(diào)（修調(diào)測試）

DVI_SetMode(CH0,FV,VRang_20 V,IRang_200 mA,200,-200);

QVI_SetMode(CH0,FI,IRang_100 mA,VRang_10 V,10);

DelaymS(3);

DVI_SetOutVal(CH0,12);

QVI_SetOutVal(CH0,-10);

DelaymS(20);

QVI_MeasureV(CH0);

該LDO需要通過熔絲修調(diào)使其達(dá)到5 V標(biāo)準(zhǔn)，測試要求輸出精度為±25 mV。熔絲修調(diào)時，根據(jù)燒熔絲前輸出電壓值Vref_bef來選擇燒斷相應(yīng)的熔絲以達(dá)到期望的變化，燒熔絲Trim power電壓設(shè)置為5 V。以T5T6段為例，程序如下：

CBIT_SRelayOn(5,-1);

DVI_SetMode (CH1,FV,VRang_10V,IRang_500 mA,500,-500);

DelaymS(3);

DVI_SetOutVal(CH1,Trimpower);DelaymS(10);

4.2.2 靜態(tài)電流Iq測試

表2 Iq測試

芯片外圍不接任何負(fù)載的情況下，測試IN與OUT電流之差即為靜態(tài)電流Iq，以IN端7 V輸入電壓為例，測試程序如下：

DVI_SetMode(CH0,FV,VRang_50 V,IRang_1 mA,1,-1);

QVI_SetMode(CH0,FI,IRang_1 uA,VRang_10 V,10);

DelaymS(3);

DVI_SetOutVal(CH0,7);QVI_SetOutVal(CH0,0);DelaymS(20);

DVI_MeasureIRS(CH0,0.02,3);4.2.3 LNR與LDR測試

表3 LNR與LDR測試

改變輸入電壓和負(fù)載電流，通過計(jì)算對比數(shù)據(jù)得到線性調(diào)整率。輸入電壓線性調(diào)整率LNR1=Vout2-Vout1，負(fù)載電流線性調(diào)整率LNR2=Vout3-Vout1，測試程序在第一項(xiàng)測試基礎(chǔ)上做簡單修改。

4.2.4 Vdrop測試

表4 Vdrop測試

正常輸入電壓、一定的負(fù)載下，輸出電壓為Vout。不斷地降低輸入電壓Vin，直到輸出電壓等于或接近98%Vout時，記錄此時的輸入電壓，那么此時的Vdropout=Vin-98%Vout；不斷地改變負(fù)載電流，依次而行，就可得到不同輸出電流時的dropout voltage。本例中通過計(jì)算Drop1(Vdrop1/Vout4)與Drop2(Vdrop1/Vout5)來得到漏失電壓，測試程序參考第一項(xiàng)測試。

4.3 測試結(jié)果

4.3.1 熔絲修調(diào)結(jié)果

熔絲修調(diào)前LDO芯片的基準(zhǔn)電壓分布如圖3所示，可見，輸出電壓Vout值多集中在4.6～4.9 V之間，需要通過修調(diào)將該電壓上調(diào)使其達(dá)到5 V的標(biāo)準(zhǔn)。

圖3 Vref測試值分布圖（修調(diào)前）

5段熔絲的理論變化值分別為320 mV、160 mV、80 mV、40 mV、20 mV，熔絲均設(shè)計(jì)成調(diào)高電壓。修調(diào)測試時，根據(jù)Vout初始值來判斷并燒斷相應(yīng)的熔絲，從最大的一段熔絲開始判斷，每燒完一段熔絲后重新測試Vout值并判斷是否要燒斷下一段熔絲，直到燒完最小的20 mV熔絲。熔絲修調(diào)后LDO基準(zhǔn)電壓值分布如圖4所示，以5 V為中心點(diǎn)呈現(xiàn)很好的正態(tài)分布。

圖4 Vref測試值分布圖（修調(diào)后）

4.3.2 晶圓測試結(jié)果

該LDO芯片晶圓為8寸片，總管芯數(shù)32000顆左右，測試map如圖5所示。由于流片工藝限制，該晶圓熔絲實(shí)際變化值與理論值存在偏差，晶圓測試主要失效項(xiàng)為輸出電壓失效，測試良率在97%左右。圓片封裝后驗(yàn)證成品，良率為99%，良率正常。

圖5 晶圓測試Map圖

5 結(jié)束語

本文從LDO穩(wěn)壓器晶圓測試角度出發(fā)進(jìn)行了測試外圍電路的設(shè)計(jì)。該方案通過Trim模塊實(shí)現(xiàn)了對LDO芯片輸出基準(zhǔn)電壓的修調(diào)，根據(jù)LDO的基本性能指標(biāo)與該款LDO的datasheet進(jìn)行了輸出電壓、靜態(tài)電流、負(fù)載調(diào)整率、線性調(diào)整率、漏失電壓等參數(shù)的測試，可用作熔絲修調(diào)以及LDO芯片測試的參考。

[1]吳曉波,李凱,嚴(yán)曉浪.高性能低壓差性穩(wěn)壓器的研究與設(shè)計(jì)[J].微電子學(xué),2006,36(3):347-351.

[2]陳東坡,何樂年,嚴(yán)曉浪.一種低靜態(tài)電流、高穩(wěn)定的LDO線性穩(wěn)壓器[J].電子與信息學(xué)報,2004,28(8):1526-1529.

[3]Goodenough F.Low dropout linear regulators[J].Electronic Design,1998,5(13):65-77.

唐彩彬（1990—），男，江蘇泰州人，碩士研究生，畢業(yè)于江南大學(xué)集成電路工程專業(yè)，現(xiàn)在中國電子科技集團(tuán)公司第五十八研究所從事集成電路測試研發(fā)工作。

Research on General CP Test Method of LDO Chip

TANG Caibin,ZHANG Kaihong
（China Electronics Technology Corporation No.58 Research Institute,Wuxi 214035,China）

Introduced a general test method of LDO(Low Drop Out)Circuit Probingtest.In the paper,based on the CTA8280 test system,by analyzing the requirements of LDO wafer test,the chip peripheral test circuit is designed,which is able to realize testing the function and performance of the LDO chip.This scheme can be usedasa generaltestmethodfor reference ofLDO chiptestdesign.

LDO;CTA8280;CP;fuse

TN407

A

1681-1070（2017）11-0015-04

2017-06-29