胡 強，楊曉昆，徐沛虎

（1.北京臨近空間飛艇技術(shù)開發(fā)有限公司，北京100070；2.中國航天科工信息技術(shù)研究院，北京100070）

·大規(guī)模集成電路設(shè)計、制造與應(yīng)用·

基于PCI9056的高速數(shù)據(jù)傳輸板設(shè)計與方法

胡 強1，楊曉昆2，徐沛虎2

（1.北京臨近空間飛艇技術(shù)開發(fā)有限公司，北京100070；2.中國航天科工信息技術(shù)研究院，北京100070）

針對并行數(shù)據(jù)傳輸模式，提出了基于PCI9056的高速數(shù)據(jù)傳輸板設(shè)計方法、工作模式流程、測試驗證等內(nèi)容。測試驗證結(jié)果表明，文中給出的設(shè)計方法是合理可行高效的，該設(shè)計方法可以應(yīng)用于各種工業(yè)控制和通信等高速數(shù)據(jù)傳輸領(lǐng)域。

PCI總線；并行；高速數(shù)據(jù)傳輸；接口

1 引言

在并行數(shù)據(jù)傳輸領(lǐng)域，PCI總線[1]是一種快速并行總線，基于PCI總線的數(shù)據(jù)傳輸廣泛應(yīng)用于各種工業(yè)控制和通信領(lǐng)域。針對這一應(yīng)用現(xiàn)狀詳細(xì)介紹了基于PCI9056[2]的高速數(shù)據(jù)傳輸板設(shè)計方法、工作模式流程、測試驗證等內(nèi)容。

基于PCI9056的高速數(shù)據(jù)傳輸板通過并行PCI總線與主機(jī)進(jìn)行數(shù)據(jù)交換，PCI總線時鐘工作在66MHz，PCI9056采用C Mode工作模式。

2 硬件設(shè)計

數(shù)據(jù)傳輸板主要由數(shù)據(jù)處理器[3]、邏輯譯碼控制單元[4]、數(shù)據(jù)存儲單元[5]、PCI總線接口單元、信息輸出單元以及電源和時鐘管理單元組成。硬件組成功能框圖如圖1所示。

其中，數(shù)據(jù)處理器負(fù)責(zé)對板卡數(shù)據(jù)的處理和管理。邏輯譯碼控制單元完成對PCI總線接口單元關(guān)鍵信號的邏輯譯碼，數(shù)據(jù)存儲單元建立板上數(shù)據(jù)緩存。PCI總線接口單元主要負(fù)責(zé)PCI協(xié)議的解讀，PCI總線接口與本地總線的轉(zhuǎn)換。信息輸出單元完成對板上關(guān)鍵信息狀態(tài)的輸出。電源和時鐘管理單元保障數(shù)據(jù)板卡工作所需的電源和時鐘供給。

3 工作方式

系統(tǒng)上電之后，數(shù)據(jù)傳輸板的數(shù)據(jù)存儲單元處于空閑狀態(tài)。數(shù)據(jù)傳輸板通過PCI總線接收來自主機(jī)的原始數(shù)據(jù)包，數(shù)據(jù)包經(jīng)過PCI總線接口單元（PCI9056）的本地總線存儲至板上的數(shù)據(jù)存儲單元中。

圖1 基于PCI9056的高速數(shù)據(jù)傳輸板硬件組成功能框圖

原始數(shù)據(jù)存儲完畢后，邏輯譯碼控制單元給出中斷信號通知數(shù)據(jù)處理器。數(shù)據(jù)處理器在中斷處理程序中完成從數(shù)據(jù)存儲單元中取數(shù)的操作[6]。

數(shù)據(jù)處理器對獲取的原始數(shù)據(jù)進(jìn)行相應(yīng)的處理[7]（處理方法與具體應(yīng)用相關(guān)），數(shù)據(jù)的關(guān)鍵狀態(tài)信息通過信息輸出單元對外輸出，同時處理的結(jié)果數(shù)據(jù)通過數(shù)據(jù)總線存儲至板上的數(shù)據(jù)存儲單元。

結(jié)果數(shù)據(jù)存儲完畢后，邏輯譯碼控制單元給出中斷信號通知PCI總線接口單元。PCI9056通過PCI總線將中斷信號轉(zhuǎn)發(fā)給主機(jī)，主機(jī)響應(yīng)中斷，完成結(jié)果數(shù)據(jù)的讀取。

4 數(shù)據(jù)處理傳輸測試

為了驗證數(shù)據(jù)傳輸板的工作性能，編寫主機(jī)數(shù)據(jù)測試程序[8]對數(shù)據(jù)傳輸板進(jìn)行測試。

以PCIBAR2作為測試數(shù)據(jù)存儲空間的映射基地址。

啟動數(shù)據(jù)測試程序，主機(jī)數(shù)據(jù)測試程序界面如圖2所示。

圖2 主機(jī)數(shù)據(jù)測試程序界面

點擊Initialization，主機(jī)首先進(jìn)行初始化操作[9]，包括使能PCI總線地址到本地總線地址空間的Space 0的映射、設(shè)定數(shù)據(jù)傳輸?shù)奈粚挕⑹鼓苤袛嗟鹊取?/p>

在圖2中Transmit Data處設(shè)定測試數(shù)據(jù)包的大小。點擊Trans Data，程序從預(yù)先產(chǎn)生的一批數(shù)據(jù)中截取設(shè)定數(shù)據(jù)包大小的原始數(shù)據(jù)量進(jìn)行發(fā)送，并將此原始數(shù)據(jù)包保存至后臺文件。

至此，完成一個數(shù)據(jù)包的循環(huán)測試工作，重復(fù)上述測試步驟，進(jìn)行多個數(shù)據(jù)包的測試工作。

點擊End PLX，關(guān)閉地址映射，禁止中斷使能，結(jié)束測試工作。

調(diào)取后臺文件，結(jié)合實際的數(shù)據(jù)處理方法對原始數(shù)據(jù)（發(fā)送數(shù)據(jù)）和結(jié)果數(shù)據(jù)（接收數(shù)據(jù)）進(jìn)行比對，驗證數(shù)據(jù)處理和傳輸?shù)臏?zhǔn)確性。

圖3 基于PCI9056高速數(shù)據(jù)傳輸板

基于PCI9056高速數(shù)據(jù)傳輸板實物如圖3所示。

5 結(jié)束語

基于PCI9056的高速數(shù)據(jù)傳輸板總線時鐘工作在66MHz，數(shù)據(jù)位寬設(shè)置為16bit。通過實際的反復(fù)測試，在主機(jī)與數(shù)據(jù)傳輸板之間的高速數(shù)據(jù)交換中，數(shù)據(jù)傳輸?shù)臏?zhǔn)確率為100%，系統(tǒng)工作穩(wěn)定、可靠。

基于此設(shè)計思路的高速數(shù)據(jù)傳輸板可以為各種工業(yè)控制、通信場合提供穩(wěn)定可靠的高速數(shù)據(jù)傳輸服務(wù)。

[1]PLX Technology.PCI Local Bus Specification,Revision 2.3[EB/OL].(2001-10-31)[2017-03-12]http://www.plxtech.com

[2]PLX Technology.PCI 9056BA Data Book,Version 1.3[EB/OL].(2009-01-01)[2017-03-12]http://www.plxtech.com

[3]ANALOG DEVICES.ADSP-TS201 TigerSHARC Embedded Processor,Rev.C[EB/OL].(2006-12-01)[2017-03-12]http://www.analog.com

[4]XILINX.XC9500XL High-Performance CPLD Family Data Sheet V2.5[EB/OL].(2009-05-22)[2017-03-12]http://www.xilinx.com

[5]XILINX.XC95288XLHigh-PerformanceCPLDV2.1[EB/OL].(2007-04-03)[2017-03-12]http://www.xilinx.com

[6]ANALOG DEVICES.ADSP-TS201 TigerSHARC Processor Hardware Reference,Revision 1.1[EB/OL].(2004-12-01)[2017-03-12]http://www.analog.com

[7]ANALOG DEVICES.ADSP-TS201 TigerSHARC Processor Programming Reference,Revision 1.1[EB/OL].(2005-04-01)/[2017-03-12]http://www.analog.com

[8]JUNGO.WinDriver PCI/ISA/CardBus User’s Manual Version 10.00[EB/OL].(2008-01-01)[2017-03-12]http://www.jungo.com

[9]JUNGO.WinDriver PCI/PCMCIA/ISA Low-Level API Reference Version 10.00[EB/OL].(2008-01-01)[2017-03-12]http://www.jungo.com

Design and Method of High-Speed Data Transmission Board Based on PCI9056

Hu Qiang1，Yang Xiaokun2，Xu Peihu2
（1.Beijing Near-Space Airship Technology Development Co.,Ltd.,Beijing 100070,China；2.China Aerospace Science&Industry Academy of Information Technology,Beijing 100070,China）

The parallel data transmission is studied,A design method,working mode flow and test verification of high speed data transmission board is proposed based on PCI9056.The test results show that the design method given in this paper is reasonable and feasible,and the design method can be applied to the field of high speed data transmission such as various industrial control and communication.

PCIbus;Parallel;High speed data transmission;Interface

ata處顯示主機(jī)收到的結(jié)果數(shù)據(jù)的數(shù)據(jù)包大小，同時程序?qū)⒔Y(jié)果數(shù)據(jù)包保存至后臺文件。

10.3969/j.issn.1002-2279.2017.05.001

TN929.11

A

1002-2279-（2017）05-0001-03

胡強（1978—），男，內(nèi)蒙古包頭市人，高級工程師，主研方向：電子與信息系統(tǒng)硬件研發(fā)。