章 艷

(1.江蘇大學(xué)電氣工程學(xué)院,江蘇 鎮(zhèn)江 212013;2.南京信息職業(yè)技術(shù)學(xué)院,南京 210023)

采用交錯(cuò)正激三電平技術(shù)的48V輸入電壓調(diào)節(jié)模塊研究

章 艷1,2

(1.江蘇大學(xué)電氣工程學(xué)院,江蘇 鎮(zhèn)江 212013;2.南京信息職業(yè)技術(shù)學(xué)院,南京 210023)

48 V輸入電壓調(diào)節(jié)模塊是一種直流-直流供電電源,主要用于計(jì)算機(jī)微處理器供電。基于三電平變換器理論,提出了一種交錯(cuò)正激式三電平直流變換器,并使用這種結(jié)構(gòu)設(shè)計(jì)了輸入電壓為48 V的電壓調(diào)節(jié)模塊。分析了這種變換器的工作過(guò)程、三電平工作的環(huán)境,并與普通的交錯(cuò)并聯(lián)型Buck變換器進(jìn)行比較,構(gòu)建了一個(gè)輸出0.8 V/100 A 80 W的模型樣機(jī)并進(jìn)行了試驗(yàn)驗(yàn)證。實(shí)驗(yàn)表明,這種變換器提高了電壓調(diào)節(jié)模塊的動(dòng)態(tài)響應(yīng)速度,減小了輸出濾波電容器的大小,有廣泛的應(yīng)用價(jià)值。

電壓調(diào)節(jié)模塊;三電平直流變換;48 V輸入

伴隨低壓集成電路(IC)制造技術(shù)尤其是在微處理器領(lǐng)域的迅猛發(fā)展,IC對(duì)供電要求呈現(xiàn)下列趨勢(shì)[1]:工作電壓越來(lái)越低,未來(lái)的IC工作電壓將降低到1 V以下;電流越來(lái)越大,由于微處理系統(tǒng)處理容量的巨增,從而使得總功耗激增,IC的供給電流將會(huì)超過(guò)100 A;負(fù)載變化率越來(lái)越高,由于為了節(jié)能而采用電源管理功能,就使微處理器成為一個(gè)電流變化率很高的di/dt>150 A/μs)非常動(dòng)態(tài)的負(fù)載[2]。通常,專為微處理器設(shè)計(jì)的供電單元是電壓調(diào)節(jié)模塊(VRM),上述因素都將對(duì)VRM的設(shè)計(jì)提出全新的挑戰(zhàn)。

早期VRM的電源是采用5 V直流母線直接供電的,為了提高轉(zhuǎn)換效率,在筆記本電腦上VRM采用了直接將輸入電壓提高到16 V～24 V,再變換到1.5 V輸出。但無(wú)論采用5 V或者12 V輸入,其電路拓?fù)浣Y(jié)構(gòu)基本采用的都是Buck變換器,并采用同步整流技術(shù)用以提高其轉(zhuǎn)換效率[3]。但上述電路的缺點(diǎn)是采用非隔離的Buck電路,其輸入電壓變化也是從低到高,Buck電路顯然不能適應(yīng)未來(lái)VRM發(fā)展的需要,因而采用隔離型DC/DC變換已經(jīng)成為必然趨勢(shì)[4]。未來(lái)隨著微處理器功率的逐漸增大,致使CPU所需電壓降低、電流增大,采用5 V或12 V輸入電壓作為VRM的輸入電壓仍顯得不夠高,因此需要繼續(xù)提高VRM輸入電壓。目前,VRM把輸入母線電壓提高到48 V已成趨勢(shì)[5]。48 V輸入母線電壓帶來(lái)的好處有:可有效減小引線電流從而降低引線損耗,提高效率;提高負(fù)載動(dòng)態(tài)響應(yīng)能力;大大減小輸入濾波器體積。提高VRM動(dòng)態(tài)特性的重要策略是減小輸出濾波電感,傳統(tǒng)的兩電平電壓變換器只有通過(guò)提高開(kāi)關(guān)頻率才能滿足這一要求,而三電平電壓變換器有利于減小VRM輸出濾波電感,從而提高其動(dòng)態(tài)響應(yīng)速度[6]。

基于上述原因,本文給出了一種新的交錯(cuò)正激式三電平直流變換器和使用這種結(jié)構(gòu)設(shè)計(jì)的48 V電壓調(diào)節(jié)模塊。文章分析了這種變換器的工作過(guò)程、三電平工作的環(huán)境,并與普通的交錯(cuò)并聯(lián)型Buck變換器相比較,進(jìn)行試驗(yàn)驗(yàn)證,得到了電源轉(zhuǎn)換效率較高、負(fù)載動(dòng)態(tài)響應(yīng)好的設(shè)計(jì)結(jié)果。

1 VRM主電路設(shè)計(jì)

目前較為流行的各種VRM拓?fù)鋄7-8],其輸出濾波電感器的供電波形均為二電平波形,為了將動(dòng)態(tài)響應(yīng)速度提高,一般使用的方法是:通過(guò)提高主電路的工作頻率來(lái)減小后級(jí)濾波電感量,但受系統(tǒng)效率因素的制約開(kāi)關(guān)頻率一般不能太高;二是多路并聯(lián)交錯(cuò)電路使得其等效輸出電感減小。但采用多路交錯(cuò)并聯(lián)一方面使得磁性元件個(gè)數(shù)增加,控制復(fù)雜,成本提高;另一方面加在每路電感上的紋波較大,不利于效率提高。

三電平變換器理論[12]用三電平代替二電平通過(guò)輸出濾波電感給負(fù)載供電,可以有效的減小輸出濾波電感[9-10]?；诖?本文設(shè)計(jì)出了輸入電壓為48 V的VRM拓?fù)洹罢な浇诲e(cuò)并聯(lián)三電平”型VRM。

正激式交錯(cuò)并聯(lián)的三電平變換器的結(jié)構(gòu)見(jiàn)圖1。Cd1、Cd2為兩個(gè)分壓電容,容量大且同值。VCd1=VCd2=1/2Vin。

圖1 交錯(cuò)并聯(lián)正激式三電平變換器

Q1和Q3同相位工作,Q2和Q4同相位工作,但這兩組開(kāi)關(guān)功率管分開(kāi)交替工作,驅(qū)動(dòng)信號(hào)相角差180°。為分析方便,把Q1和Q4叫做下管,Q2和Q3叫做為上管。因變壓器復(fù)位影響,Q1～Q4開(kāi)關(guān)功率管的最大占空比均是0.5。同時(shí)變換器在不同的工作狀態(tài)時(shí)的工作模式亦會(huì)不同,當(dāng)下管Q1、Q4的占空比D≠0時(shí)變換器工作在三電平模式3L_Mode(Three-Level Mode),當(dāng)下管Q1、Q4占空比D=0時(shí),變換器工作在兩電平模式2L_Mode(Two-Level Mode)。

2 參數(shù)設(shè)計(jì)

2.1 變壓器變比K

在正激式交錯(cuò)三電平變換器在3L_mode時(shí),其輸入端和輸出端電壓的關(guān)系為[12]:

V0=[(0.5+D_3L)Vin]/k

(1)

因此變壓器的變比K為:

K_3L=[(0.5+D_3L)Vin]/V0

(2)

變換器工作在2L_mode時(shí)輸入端和輸出端關(guān)系為:

V0=(D_2LVin)/K

(3)

因此變壓器的變比K為:

K_2L=(D_2LVin)/V0

(4)

2.2 輸出濾波電感Lf的設(shè)計(jì)

3L_mode時(shí),Lf電流脈動(dòng)值:

ΔILf_3L=[(Vin/K-V0)D_3L]/Lffs

(5)

(6)

2L_mode時(shí),Lf電流脈動(dòng)值:

ΔILf_2L=[(Vin/2K-V0)D_2L]/Lffs

(7)

(8)

2.3 輸出濾波電容Cf的設(shè)計(jì)

VRM常工作在負(fù)載變換率大、動(dòng)態(tài)速度要求快的場(chǎng)合,其輸出濾波電容Cf的設(shè)計(jì)與常規(guī)應(yīng)用場(chǎng)合的設(shè)計(jì)有所不同。

對(duì)VRM來(lái)說(shuō),其輸出電容是按照滿足負(fù)載突變的要求設(shè)計(jì),可按下式[13]計(jì)算:

(9)

式中:Td為瞬態(tài)過(guò)程中時(shí)間延遲;ΔI0為負(fù)載電流突變量;ΔV0為輸出紋波電壓;SR(IL)為有效電感電流變化率。

在開(kāi)關(guān)工作頻率比較高的情況下,控制環(huán)路合理設(shè)計(jì)時(shí),Td對(duì)Cf數(shù)值大小所產(chǎn)生作用可以忽略不計(jì)。為設(shè)計(jì)簡(jiǎn)便,省去上式右面第一項(xiàng),則有:

(10)

3 控制方案

VRM經(jīng)常被用于低壓大電流輸出的場(chǎng)合,常規(guī)的快速二極管和肖特基二極管由于管壓降太大已不適用于VRM中副邊整流和續(xù)流用。目前VRM中一般在副邊使用同步整流管,正常情況下用低壓大電流MOSFET,它的通態(tài)阻抗Rds(on)很小。圖2是使用同步整流管的正激交錯(cuò)三電平變換器,Q5、Q6、Q7是同步整流管。設(shè)置控制電路時(shí),必須保證該變換器可以在3L模式和2L模式之間自由切換。

圖2 使用同步整流管的正激交錯(cuò)三電平變換器

圖3 變壓器原邊和輸出濾波器上的電壓波形

4 實(shí)驗(yàn)結(jié)果與分析

利用上面的計(jì)算方法所得參數(shù),試制了一臺(tái)輸出0.8 V/100 A的模型樣機(jī),來(lái)證明正激式并聯(lián)交錯(cuò)三電平變換器的工作原理。該樣機(jī)的主電路板用10層PCB板,變壓器和輸出濾波電感均采用平面磁芯,其繞組直接印制在PCB板上,以減少變壓器漏感和主電路副邊的連接點(diǎn),從而提高變換器效率。實(shí)驗(yàn)所用的數(shù)據(jù)為:

輸入直流電壓:Vin=36 V～72 V

輸出滯留電壓:V0=0.8 V

輸出電流:100 A

開(kāi)關(guān)頻率:fs=300 kHz

輸出濾波電感:Lf=100 nH(Philip EI32 Core)

輸出濾波電容:Cf=6 890 μF(8x 4SP820和15x 22μF ceramic cap.)

開(kāi)關(guān)功率管Q1、Q4:Si4486EY

開(kāi)關(guān)功率管Q2、Q3:Si4488DY

輸出同步整流管(Q5、Q6、Q7):STV160NF02L(2只并聯(lián))。

其系統(tǒng)的主要實(shí)驗(yàn)波形如圖3所示。圖3顯示了Vin=36 V～72 V條件下,主變換器的變壓器T1原邊和輸出濾波器上的電壓波形。波形顯示在I0=100 A,輸入36 V及48 V時(shí)系統(tǒng)均工作在三電平模式,而且Q1和Q4占空比在Vin=36 V時(shí)較大(D=0.5),在Vin=48 V時(shí)則較小,如圖3(a)、圖3(b)所示。在I0=100 A,Vin=72 V時(shí)變換器為兩電平工作模式,如圖3(c)所示。圖3(d)則顯示了48 V輸入,I0=50 A時(shí)T1原邊及輸出濾波器上的電壓波形,由圖3可見(jiàn),控制策略的結(jié)果和設(shè)計(jì)完全的相同,并得到了完整的三電平波形。

圖4 主要開(kāi)關(guān)驅(qū)動(dòng)波形(Vin=48 V,V0=0.8 V,I0=100 A)

圖4給出的是Q1～Q4的驅(qū)動(dòng)波形。圖4(a)波形為Q1、Q3和Q5管上的驅(qū)動(dòng)信號(hào)。Q2、Q4和同步管Q6相對(duì)應(yīng)的開(kāi)關(guān)功率管驅(qū)動(dòng)與前者完全相似,僅僅是相位不同而已。圖4(b)顯示了并聯(lián)的兩路T1原邊主功率開(kāi)關(guān)的驅(qū)動(dòng)信號(hào)相位關(guān)系,驅(qū)動(dòng)相差為180°。

圖5 主開(kāi)關(guān)漏源極間電壓波形

圖5是在不同負(fù)載狀態(tài)下主開(kāi)關(guān)功率管上的Vds電壓波形。此處僅給出了Q1、Q3的Vds電壓波形,Q2、Q4的Vds電壓波形基本相同。從圖中可知,由于存在D1的箝位作用,使Q1在關(guān)斷時(shí)的反向電壓VdsR1=VIN/2。而Q3的VdsR3則會(huì)隨負(fù)載的變化而稍有變化,當(dāng)I0=35 A及50 A時(shí)小于理論值3VIN/2,當(dāng)I0=70 A時(shí)基本與分析值3VIN/2相同,當(dāng)I0=100 A時(shí)卻大于3VIN/2。這種變化的原因主要來(lái)源于原邊電壓復(fù)位時(shí),其VdsR3隨負(fù)載變化而稍有變化,并不是整個(gè)復(fù)位期間始終保持在3VIN/2。

圖6是在給定輸入和輸出時(shí),有均壓電路和無(wú)均壓電路時(shí)變換器原邊電壓波形情況比較。圖6(a)未加均壓電路時(shí),Vcd1、Vcd2的值不相等,Vcd2比VIN/2大得多,Vcd1要比VIN/2小得多。圖6(b)在加入了均壓電路后,兩個(gè)電容電壓基本都為VIN/2。

圖6 均壓電路的效果比較

5 結(jié)論

本文通過(guò)對(duì)一種新型正激式并聯(lián)交錯(cuò)三電平變換器工作過(guò)程的分析討論,并定量的分析設(shè)計(jì)了輸出濾波電感和輸出濾波電容的參數(shù),將其應(yīng)用到VRM中,得到的優(yōu)點(diǎn)是可以極大的減小輸出濾波電容和電感。同時(shí)用一個(gè)輸出0.8V/100A 80W的模型樣機(jī)試驗(yàn),得出的實(shí)驗(yàn)結(jié)果證明了變換器的先進(jìn)性與分析的準(zhǔn)確性。

[1] 張曉峰,馮浩. 一種新型的雙頻VRM電路[J]. 第三屆中國(guó)高校電力電子與電力傳動(dòng)學(xué)術(shù)年會(huì),2010.

[2] Antonietta De Nardo,Nicola Femia,Giovanni Petrone.Optimal Buck Converter Output Filter Design for Point-of-Load Application[J]. IEEE Transactions on Industrial Electronic,2010,57(4):1330-1341.

[3] David Reusch,Fred C Lee,Doug Sterk.Improved Transformer Design for High Frequency VRM Applications[J]. IEEE Center for Power Electronics Systems.2008:1483-1489.

[4] 付興武,周潔,葉菁源,等. 三相VRM集成電感的穩(wěn)態(tài)性能研究[J]. 電力電子技術(shù),2014,48(1):88-90.

[5] Seiya A,Masahiko H,Masahiko S,et al. Optimal Intermediate Bus Capacitance for System Stability on Distributed Power Architecture[C]//Proc.IEEE PESC,2008:611-616.

[6] 梁錦桃,王志強(qiáng). 適用于48 V供電系統(tǒng)的VRM拓?fù)浞治鯷J]. 電力電子技術(shù),2014,48(1):88-93.

[7] Ke Jin,Yi Sun,Ming Xu,et al. Integrated Magnetic Self-Driven ZVS Nonisolated Full-Bridge Conveter[C]//IEEE Transactions on Industrial Electronic.2010,56(5):1615-1623.

[8] Xia C L,Gu X,Shi T N,et al. Neutral-Point Potential Balancing of Three-Level Inverters in Direct-Driven Wind Energy Conversion System[J]. IEEE Transactions on Energy Convers,2011,26(1):18-29.

[9] 賀明智,陳騫,鄭瓊林. VRM動(dòng)態(tài)響應(yīng)特性的研究[J]. 北京交通大學(xué)學(xué)報(bào),2011,35(2):88-90.

[10] 單國(guó)棟. 三電平Buck直流變換器控制策略研究[D]. 重慶大學(xué),2012.

[11] 羅懷,黃子珍,單國(guó)棟. 定頻滑?？刂迫娖紹uck變換器研究[J]. 電氣技術(shù),2015,16(1):40-43.

[12] 唐立華,陳昭煒,單國(guó)棟,等. 一種新型零電壓轉(zhuǎn)換三電平Buck變換器的研究[J]. 電器與能效管理技術(shù),2012,24(21):21-25.

[13] 李江達(dá),何穎,,楊兵,等. 一種四相交錯(cuò)并聯(lián)Boost DC/DC變換器的設(shè)計(jì)[J]. 電子與封裝,2013,13(11):13-16.

AStudyof48VInputVoltageRegulatorModuleBasedonStaggeredForwardModeThreeLeverDC

ZHANGYan1,2

(1.College of Electrical and Information Engineering,Jiangsu University,Zhengjiang Jiangsu 212013,China;2.Nanjing College of Information Technology,Nanjing 210023,China)

The voltage regulator module(VRM)is a DC to DC power supply,which is mainly used to power for microprocessors. A staggered forward mode three lever DC converter is presented based on the theory of three lever convertor. Compared with an interleaving Buck converter,a 48 V input voltage regulator module is designed based on this new structure,where the working processes of this convertor and the environment of the three level DC are analyzed and simulated. Furthermore,a 0.8 V/100 A 80 W-output prototype is demonstrated and experimented. The experiment results are shown that the respond speed is improved and the output filter capacitor is decreased.

voltage regulator module(VRM);three level DC converter;48 V input

10.3969/j.issn.1005-9490.2017.05.020

2017-08-08修改日期2017-08-23

TN713.1

A

1005-9490(2017)05-1151-05

章艷(1979-)女,漢族,江蘇省,江蘇大學(xué)電氣工程學(xué)院,碩士(高校教師),主要研究方向電氣傳動(dòng)與直流變換技術(shù),Zhangy_zk@njcit.cn。