周新淳

(寶雞文理學(xué)院 物理與光電技術(shù)學(xué)院，陜西 寶雞 721016)

基于DSP+FPGA的實(shí)時(shí)信號(hào)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

周新淳

(寶雞文理學(xué)院 物理與光電技術(shù)學(xué)院，陜西 寶雞 721016)

為了提高對(duì)實(shí)時(shí)信號(hào)采集的準(zhǔn)確性和無偏性，提出一種基于DSP+FPGA的實(shí)時(shí)信號(hào)采集系統(tǒng)設(shè)計(jì)方案。系統(tǒng)采用4個(gè)換能器基陣并聯(lián)組成信號(hào)采集陣列單元，對(duì)采集的原始信號(hào)通過模擬信號(hào)預(yù)處理機(jī)進(jìn)行放大濾波處理，采用TMS32010DSP芯片作為信號(hào)處理器核心芯片實(shí)現(xiàn)實(shí)時(shí)信號(hào)采集和處理，包括信號(hào)頻譜分析和目標(biāo)信息模擬，由DSP控制D/A轉(zhuǎn)換器進(jìn)行數(shù)/模轉(zhuǎn)換，通過FPGA實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)，在PC機(jī)上實(shí)時(shí)顯示采樣數(shù)據(jù)和DSP處理結(jié)果；通過仿真實(shí)驗(yàn)進(jìn)行性能測試，結(jié)果表明，該信號(hào)采集系統(tǒng)能有效實(shí)現(xiàn)實(shí)時(shí)信號(hào)采集和處理，抗干擾能力較強(qiáng)。

DSP；FPGA；信號(hào)采集；系統(tǒng)設(shè)計(jì)

0 引言

實(shí)時(shí)信號(hào)采集是實(shí)現(xiàn)信號(hào)處理和數(shù)據(jù)分析的第一步，通過對(duì)信號(hào)發(fā)生源的實(shí)時(shí)信號(hào)采集，在軍事和民用方面都具有廣泛的用途。比如，通過對(duì)水聲目標(biāo)信號(hào)采集，能實(shí)現(xiàn)水下目標(biāo)識(shí)別和目標(biāo)方位定位；通過對(duì)雷達(dá)信號(hào)采集，能實(shí)現(xiàn)飛行導(dǎo)航控制；對(duì)機(jī)械振動(dòng)信號(hào)采集能有效實(shí)現(xiàn)機(jī)械故障監(jiān)測和狀態(tài)評(píng)估。實(shí)時(shí)信號(hào)采集系統(tǒng)同時(shí)還可作為頻譜分析或用作數(shù)據(jù)記錄分析儀，信號(hào)采集系統(tǒng)是現(xiàn)代信號(hào)與信息處理基礎(chǔ)，相關(guān)的系統(tǒng)設(shè)計(jì)技術(shù)研究在信號(hào)處理領(lǐng)域具有較高的實(shí)用價(jià)值[1]。

自20世紀(jì)60年代以來，隨著信息學(xué)科的飛速發(fā)展，數(shù)字信號(hào)處理(Digital Signal Processing，DSP)技術(shù)得到快速發(fā)展，集成的DSP芯片設(shè)備尺寸小、造價(jià)低和處理速度快等優(yōu)點(diǎn)[2]，被廣泛應(yīng)用到信號(hào)處理系統(tǒng)的設(shè)計(jì)中，對(duì)信號(hào)采集系統(tǒng)的設(shè)計(jì)起到關(guān)鍵性的作用。目前，對(duì)信號(hào)采集系統(tǒng)處理的目標(biāo)信號(hào)主要包括電信號(hào)、磁信號(hào)、機(jī)械信號(hào)、熱信號(hào)和聲信號(hào)等，通過信號(hào)采集系統(tǒng)，提取出純正的信號(hào)或信號(hào)的特征，進(jìn)行信號(hào)頻譜分析，指導(dǎo)工程實(shí)踐[3]。當(dāng)前，對(duì)信號(hào)采集系統(tǒng)的設(shè)計(jì)取得了一定的研究成果，其中，文獻(xiàn)[4]中提出一種改進(jìn)的水聲換能器基陣信號(hào)采集系統(tǒng)優(yōu)化設(shè)計(jì)技術(shù)，基于阻抗匹配與功率激勵(lì)方法進(jìn)行基陣信號(hào)采集系統(tǒng)設(shè)計(jì)，系統(tǒng)的抗干擾能力較強(qiáng)，實(shí)現(xiàn)對(duì)水聲換能器基陣信號(hào)的準(zhǔn)確實(shí)時(shí)采集，但是該系統(tǒng)受到換能器回波微弱差異性特征的影響較大，在小擾動(dòng)下信號(hào)的測量較大，輸出信噪比不高；文獻(xiàn)[5]提出一種高斯色噪聲混響背景下的寬帶信號(hào)檢測技術(shù)，構(gòu)建FIR帶通濾波器進(jìn)行信號(hào)的高斯色噪聲濾波，通過單片機(jī)控制信號(hào)的輸入輸出響應(yīng)，實(shí)現(xiàn)對(duì)實(shí)時(shí)信號(hào)，包括CW、LFM、HFM等信號(hào)模型的采集和檢測，輸出信號(hào)的寬帶較大，檢測性能較好，但該系統(tǒng)設(shè)計(jì)方案對(duì)電磁干擾的抑制能力不好，對(duì)實(shí)時(shí)信號(hào)采集的準(zhǔn)確性和無偏性能表現(xiàn)不佳[6]。

針對(duì)傳統(tǒng)方法存在的弊端，本文提出一種基于DSP+FPGA的實(shí)時(shí)信號(hào)采集系統(tǒng)設(shè)計(jì)方案。系統(tǒng)采用4個(gè)換能器基陣并聯(lián)組成信號(hào)采集陣列單元，對(duì)采集的原始信號(hào)通過模擬信號(hào)預(yù)處理機(jī)進(jìn)行放大濾波處理，結(jié)合頻譜分析和D/A轉(zhuǎn)換，實(shí)現(xiàn)信號(hào)處理和采集，并通過FPGA實(shí)現(xiàn)信號(hào)存儲(chǔ)和顯示，通過仿真實(shí)驗(yàn)進(jìn)行了性能驗(yàn)證，展示了本文設(shè)計(jì)的信號(hào)采集系統(tǒng)的可靠性能。

1 系統(tǒng)總體設(shè)計(jì)描述與功能指標(biāo)分析

1.1 系統(tǒng)總體設(shè)計(jì)構(gòu)架

為了實(shí)現(xiàn)對(duì)實(shí)時(shí)信號(hào)采集系統(tǒng)的優(yōu)化設(shè)計(jì)，需要首先進(jìn)行系統(tǒng)的總體設(shè)計(jì)構(gòu)架，本文采集的實(shí)時(shí)信號(hào)為電磁目標(biāo)回波信號(hào)，信號(hào)采集的數(shù)據(jù)寬度為16位，工作頻率為16 MHz。本論文研究的實(shí)時(shí)信號(hào)采集系統(tǒng)需要實(shí)現(xiàn)的功能主要包括：(1)目標(biāo)回波測量；(2)信號(hào)的AD轉(zhuǎn)換和回波模擬；(3)多通道數(shù)據(jù)記錄分析儀；(4)信號(hào)存儲(chǔ)和信號(hào)源波形分析。設(shè)計(jì)的信號(hào)采集系統(tǒng)為一個(gè)線性寬帶系統(tǒng)，主要包括基陣AD轉(zhuǎn)換電路、模擬信號(hào)預(yù)處理機(jī)、DSP控制電路、信號(hào)濾波器以及功率放大器等部分，首先由信號(hào)基陣發(fā)射一個(gè)寬帶或窄帶信號(hào)，利用5409A位倒序?qū)ぶ贩椒ㄟM(jìn)行信號(hào)的頻譜感知和濾波分析，在基陣接收到原始信號(hào)后，在模擬信號(hào)預(yù)處理機(jī)中進(jìn)行DSP分析處理，采用一個(gè)恒定帶寬濾波器進(jìn)行信號(hào)濾波，系統(tǒng)采用LabWindows/CV構(gòu)建I/O接口實(shí)現(xiàn)人機(jī)通信[7]，通過PCI總線將采集的實(shí)時(shí)信號(hào)傳至PC機(jī)，DSP接到信號(hào)后經(jīng)過處理進(jìn)行信號(hào)回放，并實(shí)現(xiàn)信號(hào)的顯示、打印和輸出功能。根據(jù)上述描述，得到本文設(shè)計(jì)的實(shí)時(shí)信號(hào)采集系統(tǒng)的總體構(gòu)架如圖1所示。

圖1 實(shí)時(shí)信號(hào)采集系統(tǒng)的總體構(gòu)架框圖

1.2 系統(tǒng)的功能模塊化描述和技術(shù)指標(biāo)分析

根據(jù)圖1所示的系統(tǒng)總體設(shè)計(jì)構(gòu)架，進(jìn)行系統(tǒng)的模塊化設(shè)計(jì)和分析，系統(tǒng)的功能模塊主要分為收發(fā)轉(zhuǎn)換模塊、聲電轉(zhuǎn)換/電聲轉(zhuǎn)換模塊和功率放大器模塊以及模擬信號(hào)預(yù)處理模塊等幾大部分，采用壓電傳感器構(gòu)建信號(hào)采集的換能器，采用4個(gè)換能器基陣并聯(lián)組成信號(hào)采集陣列單元，當(dāng)一個(gè)電信號(hào)送到基陣兩端，系統(tǒng)采用VXI總線技術(shù)進(jìn)行時(shí)鐘同步信號(hào)采樣[8]，在接收信號(hào)端將模擬信號(hào)進(jìn)行輸出調(diào)制，使得在模擬信號(hào)預(yù)處理機(jī)的輸出端輸出的采樣信號(hào)具有穩(wěn)定的功率增益[9]，進(jìn)一步對(duì)各個(gè)模塊的功能設(shè)計(jì)描述如下：

1)收發(fā)轉(zhuǎn)換模塊。該模塊通過DSP信號(hào)處理器進(jìn)行信號(hào)的收發(fā)轉(zhuǎn)換和AD采樣，收發(fā)轉(zhuǎn)換模塊負(fù)責(zé)信號(hào)采集，通過PCI橋接芯片將采集的實(shí)時(shí)信號(hào)輸出至A/D轉(zhuǎn)換器，并在DSP中控制D/A轉(zhuǎn)換器，進(jìn)行參量設(shè)置，如采樣率、采樣通道數(shù)的設(shè)置，在PCI總線終端輸出多路回波信號(hào)，進(jìn)行波束形成處理，讀取采樣值進(jìn)行目標(biāo)信號(hào)編譯和信息模擬。

2)聲電轉(zhuǎn)換/電聲轉(zhuǎn)換模塊。聲電轉(zhuǎn)換/電聲轉(zhuǎn)換模塊是控制D/A轉(zhuǎn)換器進(jìn)行數(shù)/模轉(zhuǎn)換的功能模塊，通過D/A轉(zhuǎn)換器輸出0～4.068 V的電聲信號(hào)，為后置的DSP信號(hào)處理器提供足夠大的發(fā)射功率。

3)功率放大器模塊。該模塊是實(shí)現(xiàn)原始信號(hào)采集后的功率放大、濾波等功能，通過功率放大器將輸出信號(hào)進(jìn)行功率放大，使得輸出的電信號(hào)滿足功率輸出增益指標(biāo)，保證寬帶特性。

4)模擬信號(hào)預(yù)處理模塊。模擬信號(hào)預(yù)處理模塊可以實(shí)現(xiàn)對(duì)實(shí)時(shí)信號(hào)采集后的回波模擬和數(shù)據(jù)存儲(chǔ)，使得輸出的模擬信號(hào)具備動(dòng)態(tài)控制增益的功能。

綜上分析，得到本文設(shè)計(jì)的基于DSP+FPGA的實(shí)時(shí)信號(hào)采集系統(tǒng)的功能實(shí)現(xiàn)如圖2所示。

圖2 功能實(shí)現(xiàn)框圖

結(jié)合系統(tǒng)設(shè)計(jì)需求以及上述對(duì)系統(tǒng)功能模塊分析描述，得到本文設(shè)計(jì)的實(shí)時(shí)信號(hào)采集系統(tǒng)的技術(shù)指標(biāo)如下：

1)基陣接收實(shí)時(shí)信號(hào)的增益范圍：-20～+20 dB，A/D采樣值0～4.0 Hzm，計(jì)寬帶阻抗增益為20 dB；信號(hào)的幅度±10 V；

2)實(shí)時(shí)信號(hào)采樣的通道為：16通道的全雙工異步采樣；

3)輸出信號(hào)幅度±5 V, 基陣阻抗匹配：>300 kHz；

4)預(yù)處理機(jī)動(dòng)態(tài)控制碼分辨率：16位(至少)；

5)D/A分辨率：18位(至少)；

6)功率放大器輸出高、低電平：0～12.095 V；

7)實(shí)時(shí)信號(hào)采集后輸出的信號(hào)形式： CW、LFM、HFM等多種形式。

根據(jù)上述設(shè)計(jì)技術(shù)指標(biāo)，進(jìn)行實(shí)時(shí)信號(hào)采集系統(tǒng)的模塊化設(shè)計(jì)和開發(fā)。

2 系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

2.1 系統(tǒng)硬件設(shè)計(jì)原理分析與器件選擇

系統(tǒng)硬件設(shè)計(jì)中，采用TMS32010DSP芯片作為信號(hào)處理器核心芯片，DSP硬件設(shè)計(jì)是整個(gè)實(shí)時(shí)信號(hào)采集和處理系統(tǒng)設(shè)計(jì)的基礎(chǔ)，采用PCI與DSP相結(jié)合方式進(jìn)行多線程信號(hào)采集[10-11]，通過高速數(shù)字信號(hào)處理芯片進(jìn)行信號(hào)的總線傳輸，從而保證信號(hào)的采集速度和信號(hào)的處理速度。TMS32010DSP的主頻可達(dá)160 M/MIPS，以此作為核心控制芯片，能有效滿足實(shí)時(shí)信號(hào)處理的性能需求，TMS32010DS數(shù)字信號(hào)處理芯片具有1條程序總線，2個(gè)存儲(chǔ)器映射空間、3條數(shù)據(jù)總線和40位的算術(shù)邏輯單元，結(jié)合FPGA進(jìn)行數(shù)據(jù)存儲(chǔ)和循環(huán)尋址。FPGA的片內(nèi)尋址頻率為32K(地址范圍0080H～7FFFH)，I/O存儲(chǔ)器選擇多模映射空間分配方案，由DSP控制D/A轉(zhuǎn)換器進(jìn)行數(shù)/模轉(zhuǎn)換，使系統(tǒng)的性能達(dá)到最優(yōu)。根據(jù)上述模塊化設(shè)計(jì)思想，對(duì)信號(hào)采集系統(tǒng)的子系統(tǒng)設(shè)計(jì)詳細(xì)描述如下。

2.2 PCI總線接口設(shè)計(jì)

PCI總線接口設(shè)計(jì)決定了信號(hào)采集系統(tǒng)的數(shù)據(jù)傳輸、通信的方式，通過串口使得VXI總線、CAN總線與PCI總線的通信和信號(hào)傳輸[12]。信號(hào)采集的接口采用通用 PCI 接口芯片AMCC公司的 AMCC S5920，使用可編程邏輯器件配置硬件接口信號(hào)，用戶可以根據(jù)自己的需要配置空間寄存器。本文設(shè)計(jì)的信號(hào)采集系統(tǒng)采用多路復(fù)用 32 位和8位總線設(shè)備，運(yùn)行速率高達(dá) 50 MHz，通過8個(gè)32位Maibox寄存器進(jìn)行實(shí)時(shí)信號(hào)的雙向數(shù)據(jù)傳輸控制。在PCI Initiator模式下進(jìn)行信號(hào)采集的PCI Initiator操作，PCI9054與DSP通過雙端口RAM進(jìn)行嵌入式內(nèi)核調(diào)度和信號(hào)采樣，數(shù)據(jù)總線根據(jù)DI、DO依次相連，PCI 協(xié)議控制信號(hào)的 PAR、FRAME#、IRDY#、TRDY#，將 I/O 初始化，產(chǎn)生串行EEPROM 的時(shí)鐘，得到一組容量為 256×16Bits的片選信號(hào)和時(shí)鐘信號(hào)，信號(hào)采集系統(tǒng)的接口電路設(shè)計(jì)如圖3所示。

圖3 PCI總線接口電路設(shè)計(jì)

2.3 時(shí)鐘電路設(shè)計(jì)

時(shí)鐘電路產(chǎn)生串行 EEPROM 的時(shí)鐘，通過時(shí)鐘電路設(shè)定信號(hào)采集的周期和頻率，采用改進(jìn)的哈佛結(jié)構(gòu)設(shè)計(jì)時(shí)鐘電路，通過5409A數(shù)字信號(hào)處理DSP芯片外接上拉或下拉電阻，通過JTAG口引出雙排的14腳插針，選擇引腳、時(shí)鐘信號(hào)輸入引腳，通過直流24 V供電作為有源晶振的電源輸入，在系統(tǒng)上電、初始化后，選用ADM706SAR進(jìn)行上電復(fù)位，實(shí)現(xiàn)信號(hào)采集系統(tǒng)的時(shí)鐘電路設(shè)計(jì)，得到設(shè)計(jì)電路如圖4所示。

圖4 信號(hào)采集系統(tǒng)的時(shí)鐘電路設(shè)計(jì)

2.4 復(fù)位電路設(shè)計(jì)

復(fù)位電路是實(shí)現(xiàn)對(duì)信號(hào)采集系統(tǒng)在上電、初始化和出現(xiàn)異常中斷后的復(fù)位功能，本文設(shè)計(jì)的系統(tǒng)復(fù)位分為四種復(fù)位模式，分別為：上電復(fù)位、看門狗復(fù)位、幀同步復(fù)位以及外設(shè)縱向復(fù)位等，結(jié)合3個(gè)多通道的雙緩存發(fā)送寄存器，實(shí)現(xiàn)多通道多相幀數(shù)據(jù)傳送，通過CPLD編程ADM706SAR，使DSP系統(tǒng)電路開始正常工作。復(fù)位電路設(shè)計(jì)如圖5所示。

圖5 復(fù)位電路設(shè)計(jì)

2.5 模擬信號(hào)處理電路設(shè)計(jì)

采用TMS32010DSP芯片作為信號(hào)處理器核心芯片進(jìn)行信號(hào)處理模塊的電路設(shè)計(jì)，可以實(shí)現(xiàn)信號(hào)放大濾波、功率放大、信號(hào)頻譜分析和目標(biāo)信息模擬等系列功能，該電路設(shè)計(jì)是整個(gè)信號(hào)采集系統(tǒng)設(shè)計(jì)的核心。對(duì)TMS32010DSP芯片進(jìn)行信號(hào)處理的程序加載，其中濾波程序加載采用的是FIR濾波算法，譜分析采用功率譜密度估計(jì)算法，從外部的8位或16位存儲(chǔ)器中引入換能器采樣的原始信號(hào)，通過讀取地址0x20000000處的地址總線，從SPI主機(jī)引導(dǎo)主設(shè)備接收LDR加載文件，在模擬預(yù)處理機(jī)中進(jìn)行信號(hào)分析和波束集成處理，選擇TWI存儲(chǔ)器進(jìn)行實(shí)時(shí)信號(hào)的自動(dòng)波特率偵測，TMS32010DSP芯片進(jìn)行信號(hào)加載的模式描述見表1。

表1 DSP中的信號(hào)加載模式

在DSP上電或復(fù)位后，信號(hào)采集系統(tǒng)向EEPROM發(fā)送信號(hào)讀命令(0x03)，實(shí)時(shí)信號(hào)讀寫時(shí)鐘速率可達(dá)10 MHz, 以AT25HP512作為從機(jī)進(jìn)行信號(hào)譜分析和濾波處理，輸入引腳HOLD上拉電阻，在VCC和地之間并聯(lián)1K電容，信號(hào)發(fā)生器通過(R/X)DATDLY設(shè)置接收和發(fā)送數(shù)據(jù)延遲，MISO口和MOSI口直接連接，由DSP控制D/A轉(zhuǎn)換器進(jìn)行數(shù)/模轉(zhuǎn)換，實(shí)現(xiàn)信號(hào)存儲(chǔ)和通信，綜上，得到本文設(shè)計(jì)的信號(hào)采集系統(tǒng)的核心處理模塊電路如圖6所示。

圖6 信號(hào)采集系統(tǒng)核心處理模塊

3 系統(tǒng)軟件平臺(tái)開發(fā)及仿真調(diào)試分析

圖7 信號(hào)采集波形和頻譜分析

由圖7得知，采用本文設(shè)計(jì)的信號(hào)采集系統(tǒng)，能有效實(shí)現(xiàn)實(shí)時(shí)信號(hào)波形采集和頻譜分析。選定一組幅頻值，設(shè)定干擾信噪比為-12 dB，采用本文設(shè)計(jì)系統(tǒng)對(duì)三個(gè)亮點(diǎn)進(jìn)行定位檢測，得到檢測結(jié)果如圖8所示。

圖8 信號(hào)采集系統(tǒng)對(duì)目標(biāo)信號(hào)源的檢測結(jié)果

由圖8分析結(jié)果得知，采用本文系統(tǒng)能準(zhǔn)確實(shí)現(xiàn)對(duì)目標(biāo)信號(hào)源的準(zhǔn)確定位檢測，抗干擾性能較好。

4 結(jié)束語

本文進(jìn)行了實(shí)時(shí)信號(hào)采集系統(tǒng)的優(yōu)化設(shè)計(jì)研究，提出一種基于DSP+FPGA的實(shí)時(shí)信號(hào)采集系統(tǒng)設(shè)計(jì)方案，首先進(jìn)行了系統(tǒng)的總體設(shè)計(jì)描述，采集的實(shí)時(shí)信號(hào)為電磁目標(biāo)回波信號(hào)，對(duì)采集的原始信號(hào)通過模擬信號(hào)預(yù)處理機(jī)進(jìn)行放大濾波處理，采用TMS32010DSP芯片作為信號(hào)處理器核心芯片實(shí)現(xiàn)實(shí)時(shí)信號(hào)采集和處理，通過DSP控制D/A轉(zhuǎn)換器進(jìn)行數(shù)/模轉(zhuǎn)換，采用可編程的FPGA平臺(tái)設(shè)計(jì)數(shù)據(jù)存儲(chǔ)模塊和信號(hào)回放模塊，在PC機(jī)上實(shí)時(shí)顯示采樣數(shù)據(jù)和DSP處理結(jié)果，實(shí)現(xiàn)系統(tǒng)優(yōu)化。系統(tǒng)測試結(jié)果表明，本文設(shè)計(jì)系統(tǒng)具有較好的實(shí)時(shí)信號(hào)采集功能，系統(tǒng)的穩(wěn)定性較好，抗干擾能力較強(qiáng)，具有較高的實(shí)用價(jià)值。

[1] 鐘 凱,彭 華,葛臨東. 基于FABA-SISO的時(shí)變頻率選擇性衰落信道CPM信號(hào)盲均衡[J]. 電子與信息學(xué)報(bào), 2015, 37(11): 2672-2677.

[2] 張 聰, 余文峰, 夏 珉, 等. 光纖受激布里淵散射的光信號(hào)特性分析[J]. 激光技術(shù), 2016, 40(3): 363-366.

[3] 潘賽虎, 司長峰, 郭坤平,等. OLEDs瞬態(tài)延遲時(shí)間的模擬及在信號(hào)通訊的應(yīng)用[J]. 發(fā)光學(xué)報(bào), 2017,38(2): 188-193.

[4] 鄧 異,梁 燕,周 勇.水聲換能器基陣信號(hào)采集系統(tǒng)優(yōu)化設(shè)計(jì)[J].物聯(lián)網(wǎng)技術(shù),2015,5(4):36-37.

[5] 李春龍,劉 瑩.一種高斯色噪聲混響背景的寬帶信號(hào)檢測算法[J].科學(xué)技術(shù)與工程,2011,11(3): 480-483.

[6] 劉昊晨,梁 紅.線性調(diào)頻信號(hào)參數(shù)估計(jì)和仿真研究[J].計(jì)算機(jī)仿真,2011,10(14): 157-159.

[7] 劉家亮,王海燕,姜喆,等.垂直線列陣結(jié)構(gòu)對(duì)PTRM陣處理空間增益的影響[J].魚雷技術(shù),2010,18(4): 263-267.

[8] 童崢嶸, 郭尊禮, 曹 曄, 等. 小波包變換對(duì)CO-OFDM系統(tǒng)高峰均比的抑制性能研究[J]. 光子學(xué)報(bào), 2015, 44(12): 120-121.

[9] Din D R,Huang J S. Multicast backup reprovisioning problem for Hamiltonian cycle-based protection on WDM networks[J]. Optical Fiber Technology, 2014, 20(2): 142-157.

[10] Choi J S. Design and implementation of a PCE-based software-defined provisioning framework for carrier-grade MPLS-TP networks[J]. Photonic Network Communications, 2014, 29(1): 96-105.

[11] ST-Charles P, Bilodeau G,Bergevin R. SuBSENSE: a universal change detection method with local adaptive sensitivity[J]. IEEE Transactions on Image Processing, 2015, 24(1): 359-373.

[12] Moghadam A A, Kumar M, Radha H. Common and Innovative visuals: a sparsity modeling framework for video[J]. IEEE Transactions on Image Processing, 2014, 23(9): 4055-4069.

Design and Implementation of Real Time Signal Acquisition System Based on DSP+FPGA

Zhou Xinchun

(Institute of Physics & Optoelectronics Technology,Baoji University of Arts and Sciences,Baoji 721016,China)

In order to improve the accuracy and bias of real-time signal acquisition, a real-time signal acquisition system based on DSP+FPGA is proposed. The system adopts 4 transducer array to build parallel array signal acquisition unit, the original signal acquisition amplification filtering through analog signal pretreatment, using TMS32010DSP chip as the core of signal processor chip to realize real-time signal acquisition and processing, including the signal spectrum analysis and target information simulation, controlled by DSP D/A converter DAC, through the realization of FPGA data storage, real-time display on the PC and DSP sampling data processing results. The performance of the system is tested by simulation. The results show that the signal acquisition system can effectively realize the real-time signal acquisition and processing, the anti-interference ability is strong.

DSP; FPGA; signal acquisition; system design

2017-02-22；

2017-03-06。

寶雞市科技局項(xiàng)目(16RKX1-16)；寶雞文理學(xué)院院級(jí)重點(diǎn)項(xiàng)目(ZK2017010)。

周新淳(1983-)，男，陜西寶雞人，碩士研究生，講師，主要從事通信技術(shù)、單片機(jī)及嵌入式系統(tǒng)方向的研究。

1671-4598(2017)08-0210-04

10.16526/j.cnki.11-4762/tp.2017.08.054

TN911

A