李澤寧，溫淑敏，何磊磊，隋朋洲

(內(nèi)蒙古工業(yè)大學(xué) 理學(xué)院，內(nèi)蒙古 呼和浩特010051)

時(shí)間頻率信號(hào)精密測(cè)量計(jì)數(shù)器的設(shè)計(jì)與實(shí)現(xiàn)

李澤寧，溫淑敏，何磊磊，隋朋洲

(內(nèi)蒙古工業(yè)大學(xué) 理學(xué)院，內(nèi)蒙古 呼和浩特010051)

在對(duì)時(shí)間頻率信號(hào)計(jì)數(shù)器測(cè)量原理及測(cè)量誤差分析的基礎(chǔ)上，綜合采用多周期同步法及時(shí)間-幅度轉(zhuǎn)換方法，設(shè)計(jì)了LV-1606型通用頻率計(jì)數(shù)器方案并完成了樣機(jī)研制和指標(biāo)測(cè)試?？梢赃_(dá)到測(cè)量頻率0.001 Hz～200 MHz,測(cè)量分辨率10位/s，時(shí)間測(cè)量20 ns～1 s，時(shí)間間隔測(cè)量分辨率60 ps，測(cè)量精度可達(dá)1 ns。該設(shè)計(jì)方法對(duì)測(cè)量儀器、深空通信、雷達(dá)測(cè)距、航空航天和導(dǎo)航定位等領(lǐng)域的精密時(shí)間頻率信號(hào)測(cè)量具有借鑒意義。

時(shí)間間隔測(cè)量；FPGA；多周期同步；時(shí)間-幅度轉(zhuǎn)換器

0 引言

時(shí)間頻率信號(hào)精密測(cè)量是由多學(xué)科、多技術(shù)領(lǐng)域交叉形成的一門專業(yè)技術(shù)，該技術(shù)廣泛應(yīng)用在測(cè)量儀器、深空通信、雷達(dá)測(cè)距、航空航天和導(dǎo)航定位等領(lǐng)域。

常用的測(cè)量方法包括[1-5]：脈沖計(jì)數(shù)法、多周期同步法、時(shí)間延展法、時(shí)間-幅度轉(zhuǎn)換法、游標(biāo)法以及延遲線法等，但單獨(dú)使用一種方法都難于實(shí)現(xiàn)寬頻段高精度頻率、時(shí)間測(cè)量。

本文根據(jù)工程要求，綜合應(yīng)用不同測(cè)量方法，設(shè)計(jì)了簡單可行的高精度頻率時(shí)間測(cè)量方案，并完成了樣機(jī)研制和指標(biāo)測(cè)試。

1 LV-1606型計(jì)數(shù)器總體設(shè)計(jì)

LV-1606計(jì)數(shù)器具有時(shí)間間隔、頻率、脈沖寬度、上升/下降時(shí)間及周期等的測(cè)量能力。A/D采用AD7542電路滿足測(cè)量分辨率要求，F(xiàn)PGA選用EP1C3T144C8N，MCU選用P1C24FJ128GA010，部分高速電路采用ECL器件。

在時(shí)間頻率信號(hào)測(cè)量方法中，用常用的測(cè)量方法測(cè)量頻率和周期時(shí)，測(cè)量低頻信號(hào)頻率的精度很低，都存在±1個(gè)字的基準(zhǔn)計(jì)數(shù)時(shí)鐘誤差。多周期同步法是精度較高的一種，能在帶寬范圍內(nèi)實(shí)現(xiàn)等精度測(cè)量，但仍然未解決±1個(gè)字的基準(zhǔn)計(jì)數(shù)時(shí)鐘誤差，主要是因?yàn)轭A(yù)設(shè)閘門邊沿與計(jì)數(shù)閘門邊沿并不同步，如圖1所示[7]。對(duì)預(yù)設(shè)閘門控制START脈沖和STOP脈沖進(jìn)行周期同步后的基準(zhǔn)計(jì)數(shù)時(shí)鐘進(jìn)行計(jì)數(shù)，利用被測(cè)信號(hào)周期對(duì)T同步，得到同步電路的輸出STOP脈沖周期T準(zhǔn)確地等于被測(cè)周期的整倍數(shù)[8]。采用時(shí)間-幅度轉(zhuǎn)換法二次量化ΔT1和ΔT2誤差信號(hào)，在MCU、FPGA歸一化處理控制下，通過A/D將串行延時(shí)、并行計(jì)數(shù)，消除±1個(gè)字的基準(zhǔn)計(jì)數(shù)時(shí)鐘誤差，提高精度。

將多周期同步法與時(shí)間幅度轉(zhuǎn)換器方法相結(jié)合，能實(shí)現(xiàn)寬頻范圍內(nèi)時(shí)間間隔的精密測(cè)量。

圖1 計(jì)數(shù)器時(shí)間間隔測(cè)量波形圖示

LV-1606型計(jì)數(shù)器主要由MCU、FPGA、倍頻器、同步電路、時(shí)間-幅度轉(zhuǎn)換器、顯示器、程控接口等部分組成，如圖2所示。采用多周期同步測(cè)量技術(shù)和時(shí)間-幅度轉(zhuǎn)換技術(shù)，F(xiàn)PGA和MCU進(jìn)行功能控制、測(cè)量時(shí)序控制、數(shù)據(jù)處理和結(jié)果顯示。

圖2 LV-1606型計(jì)數(shù)器原理框圖

內(nèi)部時(shí)鐘頻率為10 MHz。選擇預(yù)設(shè)閘門控制時(shí)間START-STOP間為1 s，如圖1所示。當(dāng)START信號(hào)將閘門打開后寄存器即對(duì)基準(zhǔn)計(jì)數(shù)時(shí)鐘進(jìn)行計(jì)數(shù)，到時(shí)間控制器STOP信號(hào)到來時(shí)將閘門關(guān)閉，將計(jì)數(shù)值n存入寄存器。同時(shí)再通過同步電路、時(shí)間-幅度控制器及MCU軟件，實(shí)現(xiàn)時(shí)間數(shù)字轉(zhuǎn)換，并分別測(cè)得ΔT1和ΔT2，通過計(jì)算得出時(shí)間頻率間隔測(cè)量ΔT=ΔT1-ΔT2，被測(cè)信號(hào)閘門時(shí)間T=nTo+ΔT1-ΔT2。通過鍵盤控制信號(hào)參數(shù)運(yùn)算，通過VFD顯示相應(yīng)參數(shù)值并由指示燈指示出來。

2 LV-1606計(jì)數(shù)器設(shè)計(jì)與實(shí)現(xiàn)

2.1 硬件設(shè)計(jì)

通過倍頻器電路來實(shí)現(xiàn)對(duì)10 MHz時(shí)鐘信號(hào)的倍頻，得到FPGA所需要的20 MHz時(shí)鐘信號(hào)，通過內(nèi)部電路產(chǎn)生80 MHz時(shí)鐘信號(hào)，時(shí)鐘周期T=12.5 ns。用直接計(jì)數(shù)測(cè)頻法，通過MCU產(chǎn)生的閘門，由FPGA計(jì)出被測(cè)信號(hào)觸發(fā)事件的個(gè)數(shù)，并存儲(chǔ)在寄存器中。由于計(jì)數(shù)閘門沒有和信號(hào)同步，所以測(cè)量誤差0～12.5 ns之間。

被測(cè)信號(hào)輸入進(jìn)LV-1606計(jì)數(shù)器后，首先需要進(jìn)行50/1 MΩ和AC/DC的耦合處理以及衰減、低通濾波、限幅等的處理，進(jìn)入高速比較器AD96687。由MCU控制D/A轉(zhuǎn)換芯片AD7542來產(chǎn)生觸發(fā)電平。

采用多周期同步技術(shù)，對(duì)時(shí)間和頻率分別計(jì)數(shù)，并存儲(chǔ)在寄存器中，通過同步電路、數(shù)字積分電路、時(shí)間-幅度轉(zhuǎn)換器、FPGA和MCU軟件實(shí)現(xiàn)時(shí)間-數(shù)字變換等高精度測(cè)量。時(shí)間基準(zhǔn)周期為To，分辨率隨著時(shí)間基準(zhǔn)頻率的增大而提高。

被測(cè)信號(hào)輸入LV-1606型計(jì)數(shù)器，經(jīng)過前端的放大整形電路后進(jìn)入同步電路，被測(cè)信號(hào)與閘門嚴(yán)格同步后一部分進(jìn)入計(jì)數(shù)電路計(jì)量出To；取出嚴(yán)格同步后閘門的START信號(hào)和STOP信號(hào)與時(shí)鐘信號(hào)經(jīng)處理得到ΔT1、ΔT2，ΔT1與ΔT2經(jīng)過時(shí)間-幅度轉(zhuǎn)換電路得以精確測(cè)量，最終得到高精度的被測(cè)時(shí)間T=nTo+ΔT1-ΔT2。時(shí)間-幅度轉(zhuǎn)換是LV-1606計(jì)數(shù)器的核心技術(shù)，該部分的電路直接影響ΔT1和ΔT2的測(cè)量，也就直接關(guān)系到計(jì)數(shù)器的穩(wěn)定性和測(cè)量準(zhǔn)確性。

作為計(jì)數(shù)器追求測(cè)量精度，原理上只要取基準(zhǔn)頻率值足夠大，測(cè)量精度也就高，如基準(zhǔn)頻率值為10 GHz，測(cè)量精度可達(dá)到100 ps。但實(shí)際計(jì)數(shù)器應(yīng)用中，要考慮設(shè)計(jì)實(shí)現(xiàn)的性價(jià)比。且器件的計(jì)數(shù)速度遠(yuǎn)沒有這么快。所以要提高測(cè)量精度不能通過無限制的提高基準(zhǔn)頻率。

采用模擬內(nèi)插技術(shù)，擴(kuò)展誤差信號(hào)。2個(gè)中斷子程序使被測(cè)信號(hào)的START和STOP邊沿被激活，啟動(dòng)2個(gè)計(jì)數(shù)器開始分別計(jì)數(shù)，完成誤差ΔT測(cè)量。

通過預(yù)置閘門，得到計(jì)數(shù)閘門前沿、后沿都與被測(cè)信號(hào)經(jīng)過2次同步，得到一個(gè)與被測(cè)信號(hào)完全同步的閘門，如圖3所示[11]。

圖3 同步電路原理圖

在被測(cè)時(shí)間間隔ΔT很小時(shí)，后級(jí)時(shí)間—幅度變換器中電流的切換速率、充放電起點(diǎn)和終點(diǎn)的非線性使變換器性能急劇惡化。因此，把Start-to-Clock的脈沖寬度擴(kuò)展為T+ΔT，即12.5～25 ns，有利于消除起點(diǎn)和終點(diǎn)死區(qū)和零區(qū)非線性。Q(ΔT)端輸出即為被測(cè)的時(shí)間間隔Start-to-Clock。

利用觸發(fā)電平就是通過電路處理輸入及MCU歸一化處理的待觸發(fā)信號(hào)，找到其中間電位。

這樣就取出了ΔT1時(shí)間間隔。同理，結(jié)束脈沖的信號(hào)經(jīng)過相同的電路后，也可取出ΔT2時(shí)間間隔，這樣為下一步做積分電路提供了需要的脈沖。

經(jīng)過上述的電路，系統(tǒng)已經(jīng)取到了短時(shí)間間隔ΔT1和ΔT2的脈沖信號(hào)Start_ck和Stop_ck。將2個(gè)脈沖信號(hào)轉(zhuǎn)變?yōu)殡妷盒盘?hào)，可以使用積分電路實(shí)現(xiàn)。

通過一個(gè)積分電路可得到與時(shí)間成線性關(guān)系的電壓信號(hào)，該信號(hào)被放大電路放大為取值范圍為0～3.3 V的電壓信號(hào)，該信號(hào)要轉(zhuǎn)換為數(shù)字信號(hào)，需經(jīng)過采樣、采樣-保持、量化編碼。

在LV-1606型計(jì)數(shù)器采樣-保持電路中，誤差數(shù)字積分電路電平變換輸出，經(jīng)A/D轉(zhuǎn)換器AD7875KN變換，MCU采集到AD7578數(shù)字電壓信號(hào)，量化和歸一化編碼后，將其再由AD7542輸出，得到一個(gè)比較穩(wěn)定的觸發(fā)電平。A/D轉(zhuǎn)換器為12位，有212=4 096 bit，輸入電壓為0～5 V，設(shè)計(jì)電壓范圍為0～3.3 V，占AD7875KN的3.3/5的變化范圍，即 4 096*3.3/5≈2 703。時(shí)間-數(shù)字變換器的理論分辨率為12.5 ns/2 703 ≈ 4.6 ps/bit。

2.2 軟件設(shè)計(jì)

在LV-1606計(jì)數(shù)器整機(jī)控制程序存儲(chǔ)在PIC16位單片機(jī)中，程序主要實(shí)現(xiàn)工作流程控制、數(shù)值運(yùn)算等功能，包括整機(jī)的初始化、硬件計(jì)數(shù)控制、閘門控制、顯示控制、計(jì)數(shù)運(yùn)算、譯碼等部分，軟件流程圖如圖4所示[12]。

圖4 LV-1606計(jì)數(shù)器整機(jī)軟件流程圖

2.3 影響性能的因素分析

由于計(jì)數(shù)器的測(cè)量精度受到許多因素的影響，因此，在計(jì)數(shù)器設(shè)計(jì)時(shí)需要特別注意以下幾個(gè)方面：

① 電源紋波干擾。因?yàn)楦咚贉y(cè)量單元的測(cè)量偏差與電源電壓密切相關(guān)，在芯片額定電壓范圍內(nèi)，紋波小于15 mV，電壓越高，偏差越小，采用恒流源差動(dòng)放大電路作為主體電路，接收整形級(jí)輸出的脈沖信號(hào)，對(duì)脈沖信號(hào)幅度與電平進(jìn)行精密調(diào)理，保證 50 Ω輸出阻抗下 3.3 V幅度脈沖輸出要求。因此本方案在電路設(shè)計(jì)時(shí)配置了穩(wěn)壓模塊和電源濾波模塊。

② 時(shí)鐘的穩(wěn)定性和準(zhǔn)確性帶來的誤差。參考時(shí)鐘(10 MHz)穩(wěn)定性和準(zhǔn)確性直接反映基準(zhǔn)計(jì)數(shù)時(shí)鐘(80 MHz)穩(wěn)定性和準(zhǔn)確性，影響對(duì)微小時(shí)間間隔的測(cè)量結(jié)果。建議參考時(shí)鐘的穩(wěn)定性應(yīng)優(yōu)于10-9。

③ 待測(cè)時(shí)間擴(kuò)展的非線性誤差。采用擴(kuò)展1 000倍量化時(shí)鐘對(duì)放電時(shí)間進(jìn)行計(jì)時(shí)，擴(kuò)展倍數(shù)即為分辨率提高的倍數(shù)，通過歸一化處理，減少非線性對(duì)測(cè)量數(shù)據(jù)的影響[2]。

④ 高速器件的上升/下降時(shí)間對(duì)測(cè)量精度的影響較大，上升/下降時(shí)間越小，其測(cè)量精度越高，應(yīng)盡量減小待測(cè)信號(hào)的上升/下降時(shí)間。本計(jì)數(shù)器采用ECL器件，上升/下降時(shí)間較小。

⑤ A/D變換啟動(dòng)的即時(shí)性同步性和量化產(chǎn)生誤差。選用參考電壓較小、分辨率較高的A/D器件。

⑥ 系統(tǒng)布局布線應(yīng)考慮盡量減少傳輸線之間的寄生電容。在布局時(shí)PCB采用獨(dú)立的“電源層”和“地層”，時(shí)間頻率信號(hào)傳輸單獨(dú)走層，其上下層都布放“地層”，起到一定的屏蔽和減少寄生電容效果。

3 測(cè)試數(shù)據(jù)與結(jié)果

通過E4421B、HP33250A輸出信號(hào)對(duì)時(shí)間間隔精密測(cè)量指標(biāo)進(jìn)行測(cè)試，計(jì)數(shù)器多組測(cè)試和測(cè)試數(shù)據(jù)的分析得出，該計(jì)數(shù)器的測(cè)量誤差在設(shè)計(jì)允許范圍內(nèi)，其測(cè)量頻率、測(cè)量時(shí)間范圍數(shù)據(jù)分別如表1、表2所示，主要性能指標(biāo)能滿足時(shí)間間隔測(cè)量要求。

表1 閘門1 s時(shí)，頻率測(cè)量實(shí)際值對(duì)比

標(biāo)準(zhǔn)值實(shí)測(cè)值(閘門1s)0.001Hz0.00123Hz0.01Hz0.010034Hz1Hz0.999986Hz100Hz99.999993Hz1MHz1000000.002Hz100MHz100000000.1Hz200MHz200000000.5Hz

表2 測(cè)量時(shí)間間隔實(shí)際值對(duì)比

標(biāo)準(zhǔn)值實(shí)測(cè)值20ns19.865ns1μs1.000648μs1ms1.00000079ms1s1.000000000s

表3 多組時(shí)間間隔標(biāo)準(zhǔn)偏差

測(cè)量組數(shù)標(biāo)準(zhǔn)偏差結(jié)果/ps147254349450

由實(shí)驗(yàn)結(jié)果可以看出，LV-1606計(jì)數(shù)器頻率測(cè)量范圍0.001 Hz～200 MHz,測(cè)量分辨率10位/s，時(shí)間測(cè)量范圍20 ns～1 s，時(shí)間間隔測(cè)量分辨率優(yōu)于60 ps，測(cè)量精度可達(dá)1 ns。

4 結(jié)束語

文中介紹的時(shí)間間隔精密測(cè)量方法,結(jié)構(gòu)簡單,易于實(shí)現(xiàn)寬頻帶頻率、時(shí)間間隔的高精度測(cè)量,性價(jià)比高，對(duì)于同類產(chǎn)品設(shè)計(jì)具有借鑒意義。

[1] 張延,黃佩誠.高精度時(shí)間間隔測(cè)量技術(shù)與方法[J].天文學(xué)進(jìn)展,2006,24(1):1-15.

[2] 孫杰,潘繼飛.高精度時(shí)間間隔測(cè)量方法綜述[J].計(jì)算機(jī)測(cè)量與控制,2007,15(2):145-148.

[3] 張雪平.單片機(jī)多周期同步法提高測(cè)頻準(zhǔn)確度[J].電子測(cè)量技術(shù),2004(3):50-51.

[4] 王文川,韓焱,張丕狀.基于時(shí)間-數(shù)字轉(zhuǎn)換的精密時(shí)差測(cè)量系統(tǒng)設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2009(4):29-31.

[5] 楊鴻武,張策,陸曉燕,等.一種改進(jìn)式TAC的高精度時(shí)間間隔測(cè)量系統(tǒng)的實(shí)現(xiàn)[J].計(jì)算機(jī)測(cè)量與控制,2015,23(12):4008-4012.

[6] 施邵華,李孝輝,張慧君.基于TDC-GPX的多通道時(shí)間間隔測(cè)量系統(tǒng)設(shè)計(jì)[J].儀器儀表學(xué)報(bào)，2009(10)：252-256.

[7] 范曉東,劉光斌.精密時(shí)間間隔測(cè)量系統(tǒng)方案設(shè)計(jì)[J].無線電工程,2010(9):55-57.

[8] 吳勁松.時(shí)間間隔測(cè)量技術(shù)研究與應(yīng)用[J].通信技術(shù),2011(4):184-186.

[9] 車震平.一種高精度、大量程時(shí)間間隔計(jì)數(shù)器的設(shè)計(jì)[J].核電子學(xué)與探測(cè)技術(shù),2011,31(6):598-600.

[11] 張一鳴.基于FPGA的數(shù)字頻率計(jì)原理設(shè)計(jì)與實(shí)現(xiàn)[J].電子世界,2015(10):69-72.

[12] 端木瓊，劉常杰.基于FPGA 的高分辨率時(shí)間數(shù)位轉(zhuǎn)換器設(shè)計(jì)[J].現(xiàn)代科學(xué)儀器，2008(5):33-35.

[13] 王淑青,吳作健.基于單片機(jī)高精度測(cè)頻方法的研究[J].湖北工業(yè)大學(xué)學(xué)報(bào)(自然科學(xué)版),2005,20(4):35-48.

DesignandImplementationofTime-FrequencySignalPrecisionMeasurementCounter

LI Ze-ning,WEN Shu-min,HE Lei-lei,SUI Peng-zhou

(College of Science,Inner Mongolia University of Technology,Inner Mongolia Hohhot 010051,China)

Based on an analysis on the measurement principle and measurement error of time-frequency signal counter,the LV-1606 general frequency counter is designed by a combination of multi-period synchronization method and time-amplitude conversion (TAC) method,and the prototype development and specifications test are completed.The measurement frequency range is 0.001 Hz～200 MHz,the measurement resolution is 10 bit/s,the time range is 20 ns～1 s,the time interval measurement resolution is 60 ps,the measurement precision can be up to 1 ns.The design method provides a good reference for the precise time-frequency signal measurement in the fields of measurement instruments,deep space communications,radar ranging,aerospace and satellite navigation,etc.

time interval measurement;FPGA;multi-period synchronization;time-amplitude conversion

TN911.7

A

1003-3114(2017)06-97-4

10.3969/j.issn.1003-3114.2017.06.23

李澤寧,溫淑敏,何磊磊,等.時(shí)間頻率信號(hào)精密測(cè)量計(jì)數(shù)器的設(shè)計(jì)與實(shí)現(xiàn)[J].無線電通信技術(shù),2017,43(6):97-100.

[LI Zening,WEN Shumin,HE Leilei,et al.Design and Implementation of Time-Frequency Signal Precision Measurement Counter[J].Radio Communications Technology,2017,43(6):97-100.]

2017-07-20

內(nèi)蒙古工業(yè)大學(xué)“大學(xué)生科技實(shí)驗(yàn)計(jì)劃” 項(xiàng)目

李澤寧(1996—)，男，本科在讀，主要研究方向：智能檢測(cè)技術(shù)與控制。溫淑敏(1970—)，女，博士，副教授，主要方向：半導(dǎo)體材料及半導(dǎo)體異質(zhì)結(jié)構(gòu)的光電性能的理論及實(shí)驗(yàn)研究。