侯森林，周云，呂堅(jiān)，闕隆成,袁凱

（電子科技大學(xué)光電信息學(xué)院，成都610054）

·大規(guī)模集成電路設(shè)計(jì)、制造與應(yīng)用·

一種基于負(fù)載供電的浮動(dòng)輸出LDO電路*

侯森林，周云，呂堅(jiān)，闕隆成,袁凱

（電子科技大學(xué)光電信息學(xué)院，成都610054）

線(xiàn)性低壓差穩(wěn)壓電路（Low Dropout Regulator,LDO）是一種低功耗、低噪聲且高電源抑制比的新一代集成電路穩(wěn)壓器，實(shí)現(xiàn)降壓功能，得到輸出電壓VDD給芯片各個(gè)模塊供電。一般的線(xiàn)性低壓差穩(wěn)壓電路是由輸入產(chǎn)生一個(gè)穩(wěn)定的電壓給系統(tǒng)其它模塊供電，滿(mǎn)足用戶(hù)的要求。但是隨著集成電路的發(fā)展，以及應(yīng)用的不同，降低功耗和提高轉(zhuǎn)換效率已經(jīng)成了一個(gè)備受關(guān)切的問(wèn)題。因而存在對(duì)負(fù)載供電方式的線(xiàn)性低壓差穩(wěn)壓電路的需求。電源芯片工作中也會(huì)遇到很多情況，比如欠壓、過(guò)壓、過(guò)溫等惡劣情況。這種情況下如果讓芯片繼續(xù)工作會(huì)損壞芯片內(nèi)部結(jié)構(gòu)，降低芯片工作效率。傳統(tǒng)LDO電路會(huì)停止工作，等到惡劣情況解除重新上電工作。提出的浮動(dòng)輸出LDO電路能夠得到浮動(dòng)的輸出電壓，既保護(hù)了芯片正常工作，也提高了效率。所以基于負(fù)載供電的浮動(dòng)輸出LDO電路不僅能夠提高電源轉(zhuǎn)換效率，而且在不同模式下都可以讓芯片工作得更高效、節(jié)能。

負(fù)載供電；浮動(dòng)輸出；線(xiàn)性穩(wěn)壓器；高效率；低功耗；多模式

1 引言

如今，可移動(dòng)電子設(shè)備已廣泛應(yīng)用到生活領(lǐng)域和工業(yè)領(lǐng)域之中，電源集成電路作為電子設(shè)備技術(shù)發(fā)展的前提已成為整個(gè)集成電路研究的熱點(diǎn)。大多數(shù)可移動(dòng)電子設(shè)備采用電池對(duì)設(shè)備進(jìn)行供電，由于某些可移動(dòng)電子設(shè)備所需要的充電電壓遠(yuǎn)高于電池的供電電壓，這為集成升壓轉(zhuǎn)換電路提供了廣闊的市場(chǎng)需求[1,2]。

移動(dòng)設(shè)備從便攜性角度考慮，需要電源的體積和質(zhì)量相對(duì)較小。但移動(dòng)設(shè)備又需要較好的續(xù)航性，這需要電源能量大，能長(zhǎng)時(shí)間給設(shè)備供電。這兩點(diǎn)要求電源同時(shí)具有小體積和高能量的特點(diǎn)，即電源要有很高的轉(zhuǎn)換效率[3]。并且，不同設(shè)備所需的供電電壓也各不相同，部分設(shè)備需要較高的輸入電壓（10V以上）。僅用鋰電池供電顯然無(wú)法滿(mǎn)足有高輸入電壓需求的設(shè)備供電要求，這些設(shè)備需要專(zhuān)用的電源。因此提出一種基于負(fù)載供電的浮動(dòng)輸出LDO電路，主要應(yīng)用于升壓型BOOST開(kāi)關(guān)電源中[4,5]。設(shè)計(jì)方案如圖1所示，LDO電路包括供電模塊和功能輸出模塊，BOOST輸出電壓OUT正常工作的電位高于輸入電壓IN。LDO功能模塊可以實(shí)現(xiàn)浮動(dòng)輸出，保證芯片高效工作[6,7]。

圖1 基于負(fù)載供電的浮動(dòng)輸出LDO電路拓?fù)鋱D

2 電路結(jié)構(gòu)及工作原理

LDO電路基本原理是利用誤差放大器將輸出反饋電壓與基準(zhǔn)電壓之間的誤差小信號(hào)進(jìn)行放大，再經(jīng)過(guò)調(diào)整管放大到輸出，從而形成負(fù)反饋，保證輸出電壓的穩(wěn)定[8]。但是傳統(tǒng)的LDO電路都是由系統(tǒng)輸入進(jìn)行供電，以及只產(chǎn)生一個(gè)輸出電壓VDD。這樣對(duì)于電路的電源轉(zhuǎn)換效率較低，而且LDO電路的輸出電壓不能改變[9,10]。因此提出如圖2所示的基于負(fù)載供電的浮動(dòng)輸出LDO電路。

圖2 基于負(fù)載供電的浮動(dòng)輸出LDO電路結(jié)構(gòu)圖

圖2中的LDO電路結(jié)構(gòu)包括自啟動(dòng)部分、零溫漂電壓產(chǎn)生部分以及負(fù)載供電反饋環(huán)路。自啟動(dòng)電路為圖中的PM1和C1，電路剛上電時(shí)，由于C1兩端的電壓不能突變，A點(diǎn)的電位被拉低，一段時(shí)間后，A點(diǎn)電位上升,電位值由右邊的支路確定，自啟動(dòng)完成。

零溫漂電壓產(chǎn)生電路為圖中啟動(dòng)電路與運(yùn)算放大器之間的電路，其主要目的就是產(chǎn)生一個(gè)零溫漂電壓VY。X點(diǎn)的電壓為

由式（1）可知，當(dāng)晶體管的發(fā)射極面積不同時(shí)，R2兩端的電壓為正溫系數(shù)電壓，即流過(guò)電阻R2的電流為正溫系數(shù)電流，通過(guò)電流鏡PM4、PM5可將正溫系數(shù)電流復(fù)制，使得流過(guò)電阻R3的電流也為正溫系數(shù)電流，將正溫系數(shù)電壓VR3與負(fù)溫系數(shù)電壓Vbe5相加，就可得到零溫漂電壓VY。

供電反饋環(huán)路為圖2中的右半部分，運(yùn)算放大器將輸出采樣電壓VZ與參考電壓VY或inn2進(jìn)行比較并誤差放大，產(chǎn)生輸出用于控制調(diào)整管PM6的導(dǎo)通狀態(tài)，從而實(shí)現(xiàn)輸出穩(wěn)定電壓的目的。假設(shè)R5的阻值與R6的阻值之比為3:1，由于運(yùn)放的虛短虛斷條件成立，使得VZ的電壓與參考電壓VY或inn2相等。若VZ=inn2=1.25V，則VDD=VZ/R6×(R5+R6)=4×1.25V=5V；若 VZ=VY=0.75V，則 VDD=3V。LDO電路是輸出5V電壓還是輸出3V電壓，這取決于Vin與OUT的大小，若Vin或OUT的電壓值大于5.2V，則LDO電路可輸出一個(gè)5V的電壓給BOOST內(nèi)部模塊供電；若Vin和OUT的電壓值較小，則Z點(diǎn)電壓由VY決定，此時(shí)LDO只能輸出一個(gè)3V電壓。當(dāng)BOOST電路完成正常工作以后，輸出電壓OUT就會(huì)比輸入電壓Vin高，此時(shí)供電電路就會(huì)完成供電切換，主要由圖2右上方的兩個(gè)肖特基二極管來(lái)實(shí)現(xiàn)。其原理主要利用二極管的單向?qū)ㄐ?，如果OUT比Vin大，就會(huì)讓二極管D1反向截止，進(jìn)而由OUT電壓給芯片供電。

當(dāng)芯片正常工作時(shí)，LDO電路輸出5V電壓，給芯片模塊供電；當(dāng)芯片突然發(fā)生一些非正常情況時(shí)，LDO電路切換到輸出3V，維持芯片一些模塊工作，但又不完全關(guān)閉整個(gè)芯片；等到非正常情況解除之后，芯片可以在VDD為3V的條件下快速啟動(dòng)，LDO電路切換到輸出5V。這樣浮動(dòng)輸出的LDO電路可以使得芯片工作的更加高效、節(jié)能，既不影響芯片正常工作，又可以讓芯片排除非正常情況后快速啟動(dòng)。

可見(jiàn)浮動(dòng)輸出VDD對(duì)于芯片的工作方式進(jìn)行了一個(gè)很好的優(yōu)化，既保證了正常的穩(wěn)壓輸出，又實(shí)現(xiàn)了快速啟動(dòng)的功能，因而具有很大的實(shí)際應(yīng)用價(jià)值。

3 仿真結(jié)果與分析

為了驗(yàn)證設(shè)計(jì)的電路的功能正確性，使用cadence集成電路設(shè)計(jì)軟件對(duì)電路進(jìn)行了仿真驗(yàn)證。器件模型采用的是某公司0.35μm的BCD工藝。

圖3 LDO電路瞬態(tài)仿真結(jié)果

由圖3看出當(dāng)輸入電壓Vin為3.3V，OUT為0時(shí)，由于輸入電壓和輸出電壓都比較小，LDO電路的Z點(diǎn)電位等于參考點(diǎn)VY，在電路穩(wěn)定工作后輸出3V的VDD1電壓；在2ms時(shí)，OUT電壓變?yōu)?V，此時(shí)Z點(diǎn)電位將等于inn2，則電路穩(wěn)定后輸出的VDD2為5V。因此設(shè)計(jì)的LDO電路可以實(shí)現(xiàn)負(fù)載供電，而且如果改變采樣電阻比例或者固定電壓值就可以得到所想要的LDO輸出電壓。

4 結(jié)束語(yǔ)

綜上所述，提出的基于負(fù)載供電的浮動(dòng)輸出LDO電路可以很好的應(yīng)用在BOOST等開(kāi)關(guān)電源芯片設(shè)計(jì)中，不僅可以提高電源轉(zhuǎn)換效率，還可以讓芯片工作更加高效節(jié)能。既保證了正常的穩(wěn)壓輸出，還實(shí)現(xiàn)了浮動(dòng)輸出。這種結(jié)構(gòu)可以讓其他模塊快速啟動(dòng)，而且具有低功耗的功能，因而具有很大的實(shí)際應(yīng)用價(jià)值。

[1]黃晶生，吳金，劉凡等.低壓高速LDO電路系統(tǒng)的分析與設(shè)計(jì)[J].電子器件,2007,30(1):259-262.Huang JingSheng,Wu Jin,Liu Fan.Analysis and Design of High Speed LDO Circuit System[J].Electronic Devices,2007,30(1):259-262.

[2]Gross T.Chapter 165-Very Low Dropout(VLDO)Linear Regulators Supply Low Voltage Outputs[M].Analog Circuit Design Volume Three.Elsevier Inc.2015:347-348.

[3]Conniff M L.Implementation of Low Bandgap Reference Voltage Circuit for Power Management Applications[J].Advanced Materials Research,2012,562-564:1517-1521.

[4]周朝陽(yáng),馮全源.一種快速瞬態(tài)響應(yīng)型自啟動(dòng)LDO的設(shè)計(jì)[J].微電子學(xué),2016(2):207-210.Zhou Zhaoyang,Feng Quanyuan.Design of a Fast Fransient Response Auto-startup LDO[J].Microelectronics,2016(2):207-210.

[5]高俊麗,馬玉杰,耿曉勇,等.一種兩級(jí)誤差放大器結(jié)構(gòu)的LDO設(shè)計(jì)[J].電子技術(shù)應(yīng)用,2012,38(12):41-44.Gao Junli,Ma Yujie,Geng Xiaoyong.A LDO Design of a Two-stage Error Amplifier [J].Electronic Technology Applications,2012,38(12):41-44.

[6]騫海榮,鄒雪城,陳衛(wèi)潔等.一種快速瞬態(tài)響應(yīng)雙環(huán)路LDO穩(wěn)壓器的設(shè)計(jì)[J].微電子學(xué),2007,37(1):132-135.Qian Hairong,Zou Xuecheng,Chen Weijie.Design of a Fast TransientResponse Double Loop LDO Regulator[J].Microelectronics,2007,37(1):132-135.

[7]潘希武.輸出可調(diào)、高精度LDO線(xiàn)性穩(wěn)壓器的設(shè)計(jì)[D].武漢：湖北大學(xué),2011.Pan Xiwu.Design of LDO Linear Regulator with Adjustable Outputand High Accuracy[D].Wuhan:HubeiUniversity,2011.

[8]苗瑩，劉章發(fā),姜明方.一種輸出可調(diào)、低電壓、高穩(wěn)定性的LDO線(xiàn)性穩(wěn)壓器 [J].電腦知識(shí)與技術(shù):學(xué)術(shù)交流,2007,2(12):214-219.Miao Ying,Liu Zhangfa,Jiang Mingfang.A LDO Linear Regulator with Adjustable Output,Low Voltage and High Stability[J].Computer Cnowledge and Technology:Academic Exchanges,2007,2(12):214-219.

[9]封魯平.一種大電流、高穩(wěn)定性的LDO線(xiàn)性穩(wěn)壓器的研究與設(shè)計(jì)[D].成都：電子科技大學(xué),2010.Feng LuPing.Research and Design of a High Current and HighStabilityLDOLinearRegulator[D].Chengdu:University of Electronic Science and Technology of China,2010.序列應(yīng)用廣泛，不僅應(yīng)用于密碼學(xué)、通信、雷達(dá)、導(dǎo)航等多個(gè)領(lǐng)域，在集成電路偽隨機(jī)測(cè)試中也是至關(guān)重要的。采用λ版圖設(shè)計(jì)規(guī)則，利用Tanner Pro軟件設(shè)計(jì)了一種CMOS偽隨機(jī)序列信號(hào)發(fā)生器的原理圖和版圖。仿真結(jié)果表明，所產(chǎn)生的偽隨機(jī)序列信號(hào)循環(huán)長(zhǎng)度為6，偽隨機(jī)序列信號(hào)由D觸發(fā)器的初始狀態(tài)決定。

參考文獻(xiàn)：

[1]Bojczuk D,Szteleblak W.Optimization of Layout and Shape of Stiffeners in 2D Structures[J].Computers and Structures,2008,86:1436-1446.

[2]Ding X,Yamazaki K.A Daptive Growth Technique of Stiffener Layout Pattern for Plate and Shell Structures to Achieve Minimum Compliance[J].Engineering Optimization,2005,37(3):259-276.

[3]Ding X,Yamazaki K.Stiffener Layout Design for Plate Structures by Growing and Branching Ttree Model[J].Structural Multidisciplinary Optimization,2004,26(1-2):99-110.

[4]Parkm Y,Park Y.Raising Natural Frequencies of a Structure via Surface-grooving Technique [J]. Structural Multidis-ciplinary Optimization,2007,34:491-505.

[5]Tanaka,Kazuaki.Parasitic Effect on Silicon MEMS Resonator Model Parameters[J].Microelectronic Engineering,2007,84(5-8):1363-1368.

[6]Liu Chuncheng,Chang Soon-Tyh.A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure[J].IEEE Journal of Solid-State Circuits,2010,45(4):731-740.

[7]G.Scott,J.Lutze,M.Rubin.NMOS Drive Current Reduction Caused by Transistor Layout and Trench Isolation Induced Stress[J].Technical Digest of the International Electron Devices Meeting,1999:827-823.

[8]K.W.Su,Y.M.Sheu.A Scaleable Model for STI Mechanical Stress Effect on Layout Dependence of MOS Electrical CharActeristics[J].Proceedings of the Custom Integrated Circuits Conference,2003:245-248.

[10]胡錦，劉觀承等.一種高效穩(wěn)定的LDO線(xiàn)性穩(wěn)壓器設(shè)計(jì)[J].宇航計(jì)測(cè)技術(shù),2011,31(4):67-70.Hu Jin,Liu Guancheng.A Stable and Efficient LDO Linear Regulator Design [J].Aerospace Measurement Technology,2011,31(4):67-70.

A Floating Output LDO Circuit Based on Load Power Supply

Hou Senlin，Zhou Yun，Lv Jian，Que Longcheng，Yuan Kai
(College of Optical And Electronical Information,University of Electronic Science and Technology of China,Chengdu 610054,China)

The linear Low Dropout Regulator(LDO)is a new generation of integrated circuit voltage regulators with low power,low noise and high power supply rejection ratio,enabling buck output to get the output voltage VDD to power each module.The general linear low dropout voltage regulator circuit is generated by the input to supply a stable voltage to the other modules of the system to meet the user's requirements.However,with the development of integrated circuits,and according to different applications,reducing power consumption and increasing conversion efficiency has become a concern.And thus there is a need for a linear low dropout voltage regulator circuitfor to a load power supply line.Power chip at work will encounter a lot of situations,such as under-voltage,overvoltage,over temperature and other harsh conditions.In this case,if the chip continues to work will damage the internal structure of the chip,reducing chip efficiency.Traditional LDO circuits will stop working and wait until bad conditions are relieved.This paper presents a floating output LDO circuit that can get a floating output voltage that protects the chip from normal operation and improves efficiency.So the load-based floating output LDO circuit can not only improve the power conversion efficiency,but also can make the chip work more efficient and energy-saving in different modes.

Load power supply；Floating output；Linear regulator；High efficiency；Low power consumption；Multi-mode

10.3969/j.issn.1002-2279.2017.04.001

TN 4

A

1002-2279-（2017）04-0001-03

*專(zhuān)利項(xiàng)目：一種基于負(fù)載供電的升壓電源LDO供電系統(tǒng)(專(zhuān)利號(hào)：201610794766.0)；一種浮動(dòng)輸出的LDO電路(專(zhuān)利號(hào)：201610795570.3)

侯森林（1991—），男，河南省信陽(yáng)市人，碩士研究生，主研方向：數(shù)?；旌霞呻娐吩O(shè)計(jì)。

2017-03-28