王麗，安永泉，2*，王志斌，2*，張敏娟，2，王耀利，李克武，譚緒祥

(1.山西省光電信息與儀器工程技術(shù)研究中心，太原030051;2.儀器科學(xué)與動態(tài)測試教育部重點實驗室，太原030051)

基于SOPC的彈光調(diào)制干涉信號高速數(shù)據(jù)采集*

王麗1，安永泉1，2*，王志斌1，2*，張敏娟1，2，王耀利1，李克武1，譚緒祥1

(1.山西省光電信息與儀器工程技術(shù)研究中心，太原030051;2.儀器科學(xué)與動態(tài)測試教育部重點實驗室，太原030051)

針對彈光調(diào)制干涉信號頻率高的特點及實時處理的要求，設(shè)計一種基于SOPC(System-on-a-Programmable-Chip)技術(shù)的可脫離PC環(huán)境的彈光調(diào)制干涉信號高速數(shù)據(jù)采集平臺。通過在FPGA片上系統(tǒng)調(diào)用嵌入式軟核處理器(Micro-Blaze)，調(diào)整系統(tǒng)各部分IP核參數(shù)的方法，實現(xiàn)干涉信號的實時采集和處理。對鹵鎢燈光源經(jīng)調(diào)制后的干涉信號進行采集和處理驗證實驗，實驗結(jié)果表明，該系統(tǒng)可以對最大光程差為69.608μm的干涉信號進行實時采集與存儲，采集的信號波形與實際彈光特性相一致。

FPGA;彈光調(diào)制;SOPC;IP核;Micro Blaze

紅外光譜測量技術(shù)已在科研、環(huán)境、軍事等方面有廣泛的應(yīng)用［1-2］，基于人工雙折射效應(yīng)的彈光調(diào)制傅里葉變換光譜儀PEM-FTS(Photo-Elastic Modulation Fourier Transform Spectrometer)為紅外光譜測量提供一種高速、寬光譜范圍、高靈敏度的測量方案［3］。美國Los Alamos國家實驗室最先對彈光調(diào)制傅里葉變換光譜儀進行研究，并將其運用到超光譜熒光顯微鏡和血細胞計數(shù)儀上［4］。在國內(nèi)，天津大學(xué)胡淼［5］等人對基于彈光調(diào)制的紅外光譜吸收進行了研究，中北大學(xué)張敏娟［6］等人對大光程差PEM-FTS的快速反演算法進行了研究。然而，實際上由于彈光調(diào)制干涉信號具有頻率高、信息量大、對信息處理實時性要求高等特點，需要對其進行高速、實時采集。最近，我們采用基于PCIE總線的高速數(shù)據(jù)采集方案［7］，實現(xiàn)了對彈光調(diào)制干涉信號的實時采集。但該數(shù)據(jù)采集系統(tǒng)，需具有PCIE插槽的PC來支持數(shù)據(jù)存儲和處理，降低了整體系統(tǒng)的靈活性和集成度。

基于上述現(xiàn)狀，本文提出了一種可脫離PC環(huán)境的彈光調(diào)制干涉信號高速數(shù)據(jù)采集方案，該方案采用SOPC(System On a Programmable Chip)嵌入式技術(shù)，將FPGA芯片上嵌入大量可隨時升級的IP (Intelligent Property)核，從而可以快速實現(xiàn)集成度高、升級維護靈活的高速數(shù)據(jù)實時采集系統(tǒng)。采用Xilinx公司的Spartan6芯片配置Micro Blaze微處理器軟核，利用軟件和硬件的聯(lián)合設(shè)計，加載相應(yīng)的外設(shè)IP核實現(xiàn)高速數(shù)據(jù)采集系統(tǒng)，即在FPGA控制下將采集到的彈光調(diào)制干涉信號以DMA傳輸方式存儲到DDR3 SDRAM。

1 彈光調(diào)制干涉信號的工作原理

彈光調(diào)制傅里葉變換光譜儀的核心器件——彈光調(diào)制器(PEM)由提供驅(qū)動的壓電晶體和產(chǎn)生雙折射效應(yīng)的彈光晶體通過膠粘合而成。利用壓電晶體在光學(xué)各向同性的彈光晶體加以周期性變化的機械應(yīng)力，形成應(yīng)力駐波，該應(yīng)力駐波會驅(qū)動彈光晶體以正弦函數(shù)形式振動，進而改變其折射率。其工作原理如圖1所示。

圖1 彈光調(diào)制干涉具調(diào)制原理圖

當被測光經(jīng)過與x、y軸成45°起偏器后，進入發(fā)生共振的彈光晶體時，就會發(fā)生雙折射，被分解為相互垂直的o光和e光，折射率分別為no和ne。通過晶體后的光程差為L=D(no-ne)=D·Δn其中，Δn= B sin(w0t)為折射率差，而B為雙折射率差的最大幅值，w0為調(diào)制器的諧振角頻率(w0=2πf0，f0為諧振頻率)，D為晶體的厚度。最后利用點探測器接收干涉光信號，再通過外部采集系統(tǒng)即可獲得調(diào)制后的干涉信號。

濾除直流成分后的干涉信號I(t):

式中，σ為被測光的波數(shù)。

經(jīng)傅里葉變換得到被測光譜為I(σ):

根據(jù)式(1)、式(2)可得信號最高頻率為fmax［3］:

彈光調(diào)制器的諧振頻率f0一般為50 kHz左右，光譜儀的工作波段λ為2μm～10μm，由式(3)可得在最大光程差L一定時，信號的最高頻率為fmax=在滿足數(shù)據(jù)無失真復(fù)原的條件下，系統(tǒng)的采樣率至少為2fmax。

2 系統(tǒng)硬件平臺設(shè)計

在系統(tǒng)硬件結(jié)構(gòu)中，Xilinx公司Spartan6系列的XC6SLC150T-3FGG676C芯片具有功耗低、資源利用率高的特性，從而選用其來實現(xiàn)系統(tǒng)控制。該芯片內(nèi)部集成了1片32 bit的處理器軟核(Micro Blaze)，Micro Blaze采用數(shù)據(jù)總線及指令總線相互獨立的哈佛結(jié)構(gòu)的RISC(Reduced Instruction Set Computer)架構(gòu)，支持數(shù)據(jù)緩存及指令緩存，能夠以較高的速度訪問片上及片外程序存儲器;8個串行收發(fā)器(General Data Transfer Platform，GTP)(最高速率達3.2 Gbit/s);4個存儲器控制模塊(Memory Control Block，MCB);23 038個Slice;268個18 kbyte的雙口Block RAM;6個時鐘管理模塊CMT(每個CMT由兩個DCM和一個PLL構(gòu)成)等資源。該芯片具有很高的邏輯資源，因此適合實時高速數(shù)據(jù)采集系統(tǒng)的設(shè)計選擇。

系統(tǒng)整體設(shè)計如圖2所示，模/數(shù)轉(zhuǎn)換器ADS4245具有100 Msample/s的轉(zhuǎn)換速率、14 bit的分辨率、可以實現(xiàn)對彈光調(diào)制干涉信號的無失真采集;將采集到的數(shù)據(jù)以DMA傳輸方式存儲到兩片DDR3 SDRAM;外部時鐘分配器AD9524提供ADC的采樣時鐘和FPGA內(nèi)部參考時鐘，該時鐘芯片具有低抖動低噪聲等特性，可以提高系統(tǒng)的動態(tài)性能;FPGA芯片采用Xilinx Spartan6系列，其資源豐富、價格低廉、設(shè)計靈活方便，是高密度集成數(shù)據(jù)處理應(yīng)用的理想選擇;FPGA的控制下將DDR3 SDRAM中的數(shù)據(jù)傳輸?shù)絋FT070-A型LCD上進行顯示，其分辨率為800像素×480像素，顯示區(qū)域大小為600像素×450像素。

圖2 系統(tǒng)結(jié)構(gòu)原理圖

3 SOPC系統(tǒng)設(shè)計

SOPC［8-10］是一種片上系統(tǒng)SOC(System on Chip)與FPGA結(jié)合的嵌入式系統(tǒng);嵌入式FPGA的主要是使用純邏輯的方式來實現(xiàn)控制功能，其硬件的反應(yīng)時間在納米級，適合于實時性要求較高的場合。

施加一定應(yīng)力后，ND鋼鈍化膜被機械破壞，導(dǎo)致基體遭遇更嚴重的腐蝕，而Corten鋼在相同情況下能依靠內(nèi)側(cè)摻混殘存的少量合金元素形成的氧化物減緩腐蝕速率，因此Corten鋼腐蝕速率更低。對耐腐蝕材料采取摻混合金及表面強化相結(jié)合的方式可能更有利于抵御應(yīng)力對耐腐蝕性的削弱。

本文提出的基于SOPC技術(shù)的彈光調(diào)制干涉信號高速數(shù)據(jù)采集系統(tǒng)，即在一片高性能、低功耗的Spartan6 FPGA芯片上實現(xiàn)AD配置、時鐘配置、流處理控制、數(shù)據(jù)傳輸控制、LCD控制等模塊。SOPC技術(shù)分為硬件設(shè)計和軟件設(shè)計兩部分，硬件設(shè)計利用Verilog硬件描述語言實現(xiàn)內(nèi)部控制系統(tǒng);軟件設(shè)計利用硬件配置自動生成的軟件包、SDK板級支持包和C語言，實現(xiàn)了系統(tǒng)的驅(qū)動程序和應(yīng)用程序設(shè)計。SDRAM中。數(shù)據(jù)傳輸控制核可以實現(xiàn)驅(qū)動電路與FPGA之間進行數(shù)據(jù)傳輸，傳輸?shù)臄?shù)據(jù)為參考信號的調(diào)制頻率及一個驅(qū)動周期內(nèi)干涉信號的峰數(shù)，可以實現(xiàn)最大光程差的確定［11-12］。

圖3 SOPC硬件原理圖

3.1 SOPC硬件設(shè)計及各個模塊的搭建

整個系統(tǒng)硬件設(shè)計如圖3所示，本地存儲總線(LMB)將簡單的程序指令和數(shù)據(jù)存到FPGA的片上內(nèi)存Block RAM。AXI(Advanced Extensible Interface)總線能夠使SOC(System on Chip)以更小的面積、更低的功耗，獲得更加優(yōu)異的性能。設(shè)計中在64 bit的AXI總線上外掛了一個串口RS232控制器、兩塊256 Mbyte大小的MCB_DDR3_BANK控制器、雙通道VDMA控制器、BRAM控制器等IP核。BRAM控制器擴展總線plb _extend_0，該總線是由BRAM控制器的讀寫操作封裝而成，CPU通過控制BRAM控制器，完成對掛在該總線上外設(shè)IP核包括時鐘控制、ADC控制、LCD顯示控制、流處理控制、數(shù)據(jù)傳輸?shù)鹊牟僮?。流處理單元是將?jīng)FPGA還原后的AD采集的數(shù)據(jù)進行處理以滿足DMA的格式，最后DMA控制器將數(shù)據(jù)緩存至內(nèi)存DDR3

在XPS(Xilinx Platform Studio)13.2硬件原理實現(xiàn)如圖4所示，總線接口(Bus Interfaces)模塊中嵌入的各外設(shè)IP核分別掛在相應(yīng)的總線下;端口(Ports)模塊中包括頂層端口和各模塊端口，不同模塊的端口之間相互連接從而實現(xiàn)數(shù)據(jù)流的傳輸、以及將其中的FPGA物理端口設(shè)置為外部端口，直接連接到所需控制的外設(shè);地址生成(Addresses)模塊為Micro Blaze處理器及相應(yīng)的外設(shè)IP核分配相應(yīng)地址，采用存儲器映像方式實現(xiàn)處理器與各存儲器的通信。此外，通過編寫處理器硬件規(guī)范文件MHS(Micro Processor Hardware Specification)亦可實現(xiàn)硬件各個模塊的設(shè)計和搭建。MHS文件定義了外部端口、嵌入式處理器及外圍設(shè)備各模塊的地址分配和連接關(guān)系。這是兩種用來搭建系統(tǒng)平臺的表現(xiàn)方式。它們之間是相互關(guān)聯(lián)的。

圖4 SOPC硬件實現(xiàn)圖

3.2 SOPC軟件設(shè)計

硬件設(shè)計完成后，將設(shè)計生成的比特文件及存儲器映射文件導(dǎo)入到軟件，開始軟件設(shè)計。軟件設(shè)計包括外設(shè)驅(qū)動程序設(shè)計和應(yīng)用程序設(shè)計。驅(qū)動程序設(shè)計可利用SDK(Software Development Kit)中的BSP(Board Support Package)實現(xiàn)，可建立Standalone及Xilkernel型的驅(qū)動程序，設(shè)計中選用Standalone型。展開支持包文件中的Include項發(fā)現(xiàn)一個xparameters.h文件，其為參數(shù)定義文件，主要包含一些能夠?qū)τ布鱾€模塊屬性、相關(guān)參數(shù)以及地址進行申明的宏定義。該頭文件是軟件工程主程序中必須包含的，因其包括了系統(tǒng)中各個硬件模塊的基本屬性和地址信息。這樣才能實現(xiàn)軟硬件聯(lián)合操作，軟件實現(xiàn)中還要包含其他源程序中要用到相關(guān)庫的頭文件，如stdio.h、platform.h、xil_ cache.h等頭文件。頭文件宏定義之后就是編寫主程序main.c文件，其源程序的簡單流程圖如圖5所示。

圖5 軟件程序編寫流程圖

4 實驗結(jié)果分析

彈光調(diào)制干涉信號輸入到硬件電路后，加載設(shè)計中所述的高速數(shù)據(jù)采集系統(tǒng)。硬件平臺生成網(wǎng)表，最后生成硬件比特文件和存儲器映射文件。軟件通過建立腳本文件并進行編譯生成可執(zhí)行文件。將硬件文件和軟件文件合成一個可下載的download.bit文件，下載到FPGA中運行并觀察顯示結(jié)果，如圖6所示。

圖6(a)、圖6(b)為驅(qū)動頻率f0=49.90 kHz，驅(qū)動電壓VPP=508 V、495 V下LCD顯示的彈光調(diào)制干涉信號波形。由于彈光調(diào)制干涉信號的驅(qū)動電壓越大其最大光程差越大，由式(3)知其對應(yīng)的信號最高頻率及最大采樣率就越大。圖7是驅(qū)動電壓VPP=508 V對應(yīng)的示波器采集信號。

圖6 LCD顯示干涉信號圖

圖7 示波器采集信號圖

圖7中1通道為驅(qū)動信號，其頻率為49.90 kHz、電壓為508 V;2通道為輸入光波長2μm～10 μm的彈光調(diào)制干涉信號;3通道是參考信號，為波長λ=632.8 nm的彈光調(diào)制干涉信號。由圖7可見，在一個調(diào)制周期T=1/49.90 ms內(nèi)，參考信號產(chǎn)生了N=440個峰，可得最大光程差L=Nλ/4= 69.608μm。由式(3)知此時2通道彈光信號的最高頻率fmax為10.906 MHz，在滿足信號無失真復(fù)原的條件下，系統(tǒng)的采樣率至少為21.813 MHz，為了更好的實現(xiàn)彈光信號的復(fù)原，本基于SOPC技術(shù)的高速數(shù)據(jù)采集系統(tǒng)的采集頻率已達到100 MHz，可實現(xiàn)對彈光調(diào)制干涉信號的無失真采集。

5 結(jié)語

本文設(shè)計了一套基于SOPC的彈光調(diào)制干涉信號采集系統(tǒng)，采樣率為100 MHz的高速模/數(shù)轉(zhuǎn)換器可以對最大光程差為69.608μm的干涉信號進行準確地采集。采用Spartan6 FPGA作為核心控制模塊，將采集到的數(shù)據(jù)以DMA傳輸方式存儲到兩片DDR3 SDRAM。DMA方式傳輸數(shù)據(jù)的過程中不需要處理器的干預(yù)，提高了系統(tǒng)數(shù)據(jù)的傳輸速度，優(yōu)化了數(shù)據(jù)采集存儲方式，使得整個數(shù)據(jù)采集系統(tǒng)具備較高的實時性，根據(jù)實際采樣速度的需求，對AD控制邏輯進行調(diào)整。該系統(tǒng)為彈光調(diào)制干涉信號提供了一種實時高速、可脫離PC環(huán)境的解決方案。

［1］馬恒，王志斌，張記龍，等.改進多項式迭代擬合紅外光譜基線校正方法［J］.激光技術(shù)，2013，37(2):223-226.

［2］姚濤，呂群波，相里斌，等.非均勻采樣干涉數(shù)據(jù)光譜反演技術(shù)研究［J］.光譜學(xué)與光譜分析，2010，30(5):1430-1433.

［3］張敏娟.彈光調(diào)制傅里葉變換光譜復(fù)原高速數(shù)據(jù)處理技術(shù)研究［D］.山西太原:中北大學(xué)，2013.

［4］Buican T N.High Retardation-Amplitude Photo-Elastic Modulator.US 7，764，415B2［P］.2010.07.27.

［5］胡淼，王太勇，喬志峰，等.基于彈光調(diào)制的紅外光譜吸收法在室內(nèi)VOC檢測中的研究［J］.光譜學(xué)與光譜分析，2012，31 (12):3232-3235.

［6］張敏娟，王召巴，王志斌，等.大光程差PEM-FTS的快速光譜重建［J］.光譜學(xué)與光譜分析，2014，34(7):2010-2014.

［7］杜鵬飛，王志斌，王艷超，等.彈光調(diào)制干涉信號的高速數(shù)據(jù)采集系統(tǒng)設(shè)計與實現(xiàn)［J］.計算機工程與設(shè)計，2014，35(8):2728-2731.

［8］黃云，楊尊先.基于SOPC的數(shù)據(jù)采集與處理系統(tǒng)設(shè)計［J］.電子器件，2010，33(1):67-70.

［9］尚媛園，楊新華，徐達維，等.基于SOPC技術(shù)的高速圖像采集控制系統(tǒng)的設(shè)計與研究［J］.傳感技術(shù)學(xué)報，2011，24(6):864-869.

［10］鄒晨，高云.FPGA內(nèi)嵌處理器的SOPC系統(tǒng)設(shè)計與分析［J］.航空計算技術(shù)，2013，43(5):123-127.

［11］張敏娟，王志斌，李曉，等.彈光調(diào)制干涉圖最大光程差的穩(wěn)定性及檢測技術(shù)研究［J］.光譜學(xué)與光譜分析，2015，35(5):1436-1439.

［12］張敏娟，王召巴，王志斌，等.大光程差PEM-FTS的快速光譜重建［J］.光譜學(xué)與光譜分析，2014，34(7):2010-2014.王麗(1990-)，女，漢族，山西朔州人，碩士研究生，主要研究方向為高速數(shù)據(jù)采集、信息與信號處理，389263397@ qq.com;安永泉(1976-)，女，漢族，黑龍江哈爾濱人，副教授，研究生導(dǎo)師，研究方向為氣動光學(xué)、光電儀器與光學(xué)成像技術(shù)研究，anyongquan107@hotmail.com。

High-Speed Data Acquisition of Photo-Elastic M odulator Interference Signal Based on SOPC*

WANG Li1，AN Yongquan1，2*，WANG Zhibin1，2，ZHANGMinjuan1，2，WANG Yaoli1，LIKewu1，TAN Xuxiang1

(1.Engineering Technology Research Center of Shanxi Province for Opto-Electronic Information and Instrument，Taiyuan 030051，China; 2.Key Laboratory of Instrumentation Science and Dynamic Testing of the Ministry of Education，Taiyuan 030051，China)

A high-speed data acquisition platform，which can be separated from the PC environment based on a Programmable Chip(SOPC)technology，a system was designed against high frequency characteristic and real-time processing requirements of the photo-elasticmodulator interference signal.Using themethod of calling the embedded soft-core processor(Micro-Blaze)and adjusting each partof the system IP core parameter on chip of FPGA real-time data acquisition and processing of the interference signal can be realized.The results of acquisition and processing validation test ofmodulated signals of the tungsten-halogen light source shows that this system can acquire and store the interference signal in real-timewhile the optical path difference is 69.608μm and thewaveform of photo-elastic is consistentwith the actual characteristics.

FPGA;photo-elastic modulator;SOPC;IP core;Micro Blaze

C:7210G

10.3969/j.issn.1005－9490.2017.01.019

TP274+.2

:A

:1005－9490(2017)01－0098－05

項目來源:國家自然科學(xué)基金青年科學(xué)基金項目(61505180);山西省青年科技研究基金項目(2015021084);山西省青年科技研究基金項目(2014021012)

2016-01-22修改日期:2016-03-18