海軍航空大學(xué)青島校區(qū) 劉云飛 謝洪森
基于ARM9的多頻衛(wèi)星測(cè)量接收機(jī)終端硬件設(shè)計(jì)
海軍航空大學(xué)青島校區(qū) 劉云飛 謝洪森
多頻衛(wèi)星測(cè)量接收機(jī)應(yīng)用廣泛,介紹一種基于ARM9的多頻衛(wèi)星測(cè)量接收機(jī)終端硬件設(shè)計(jì)方案,詳細(xì)介紹了終端的設(shè)計(jì)方案、硬件組成、主要硬件選型和功耗計(jì)算,重點(diǎn)介紹了采用FPGA解決串口數(shù)據(jù)接收問(wèn)題。
ARM9;衛(wèi)星接收機(jī);硬件設(shè)計(jì)
多頻衛(wèi)星測(cè)量接收機(jī)可廣泛應(yīng)用于多系統(tǒng)參考站、高精度測(cè)繪、航空航天等行業(yè)的高精度差分定位與授時(shí),對(duì)終端硬件的設(shè)計(jì)要求比較高,DSP+FPGA架構(gòu)的導(dǎo)航接收機(jī),外圍接口比較單一,標(biāo)準(zhǔn)化和通用性做的不好,而且功耗較大,為此需要研究適合多頻衛(wèi)星測(cè)量接收機(jī)的硬件終端平臺(tái)。[1]
接收機(jī)終端要求具有較高的運(yùn)算性能,較大的內(nèi)存存儲(chǔ)容量,還要支持TF卡,局部信息顯示和串口、網(wǎng)口、USB口及PPS、脈沖觸發(fā)和正弦波輸出及JNSS輸出等接口。具體性能如下。
(1)處理器性能
采用ARM926EJ-S?內(nèi)核;主頻不低于400MHz。
(2)運(yùn)行內(nèi)存性能
至少支持DDR2-400 SDRAM;存儲(chǔ)容量為128MB。
(3)3 NAND Flash性能
存儲(chǔ)容量為128MB。
(4)TF-Card性能
支持1片8GB TF卡。
采用以ARM9為核心的工業(yè)級(jí)處理器。
程序運(yùn)行內(nèi)存采用DDR2 SDRAM;程序和數(shù)據(jù)存儲(chǔ)器采用NAND Flash;具有1個(gè)TF Card(MicroSD)卡座。
溫度采集,和電池電量采集。
支持?jǐn)?shù)碼/點(diǎn)陣顯示屏;支持蜂鳴器;支持矩陣鍵盤;1個(gè)電源鍵;x個(gè)狀態(tài)指示燈。
對(duì)外(后面板)提供2個(gè)RS232串口,波特率達(dá)到230400bps;板上提供1個(gè)TTL串口3.3V(接主板);1個(gè)10/100Mbps以太網(wǎng)口(后面板);提供1個(gè)USB從接口、1個(gè)USB主接口(后面板)。
1個(gè)PPS輸出(同軸,后面板);1個(gè)外部脈沖觸發(fā)(EVENT)輸入(同軸,后面板);1個(gè)正弦波(Sine)輸出(同軸,后面板);1個(gè)JNSS輸出(同軸,后面板)。
由電源適配供電,也可由專用電池板供電并為電池充電。
系統(tǒng)軟件采用Linux操作系統(tǒng);從串口至以太網(wǎng)口和TF卡的數(shù)據(jù)實(shí)時(shí)轉(zhuǎn)發(fā)與存儲(chǔ);基于Web Server的設(shè)備配置管理和數(shù)據(jù)下載。
ARM終端由底板、主板、顯示鍵盤板、電池板和GNSS主板組成并互連。
終端以底板為核心進(jìn)行數(shù)據(jù)處理和功能控制,由顯示鍵盤板提供信息顯示和按鍵輸入功能,由電池板供電。底板還提供接口(TTL UART)接收主板發(fā)送到實(shí)時(shí)數(shù)據(jù),并為主板供電。[2-3]
ARM底板與系統(tǒng)中其他部件的互連關(guān)系見(jiàn)圖1。
圖1 ARM底板與其它部件互聯(lián)關(guān)系圖
ARM終端硬件組成見(jiàn)圖2。
圖2 ARM終端硬件組成圖
(1)主要硬件選型與配置
ARM終端硬件主要包括ARM處理器、DDR2 SDRAM、NANDFlash、電源芯片等器件和液晶屏等配套組件。
ARM終端主要硬件配置如表1所示。
表1 終端硬件配置表
(2)AT91SAM9G35處理器
AT91SAM9G系列處理器是Atmel公司在傳統(tǒng)ARM926核心(例如AT91SAM9260)的基礎(chǔ)上提升ARM926內(nèi)核性能并高度集成了豐富的外設(shè)組合后推出的嵌入式 CPU 產(chǎn)品。AT91SAM9G具有高帶寬構(gòu)架基于多層總線矩陣、多個(gè) DMA 通道以及外部總線接口,以確保將內(nèi)外數(shù)據(jù)流的處理器開(kāi)銷降至最低;還采用集成式電源管理技術(shù)維持功耗,并可以降低 BOM 成本。
(3)MT47H64M16內(nèi)存芯片
ARM終端采用1片MT47H64M16內(nèi)存芯片組成總線寬度為16-bit、容量為128MB的系統(tǒng)運(yùn)行內(nèi)存。
(4)K9F2G08U0B Flash芯片
ARM終端采用1片Samsung公司K9F2G08U0B Flash芯片作為程序和數(shù)據(jù)存儲(chǔ)器,K9F2G08U0B為NAND型Flash芯片,容量為256MB。
(5)顯示屏
采用OLED顯示屏,型號(hào)為HGS1286421-G-EH-LV-S。
(6)FPGA
由于ARM處理器的串口(UART/USART)內(nèi)置的緩沖區(qū)容量很?。?Byte),在數(shù)據(jù)輸入速率較高的場(chǎng)景下(如100KB/s),需處理器響應(yīng)的中斷數(shù)量極多;另一方面,處理器軟件響應(yīng)中斷的能力有限(約幾k次/秒),在接收數(shù)據(jù)時(shí)必將產(chǎn)生丟包。如果在串口采用DMA方式接收數(shù)據(jù),則可以在一定程度上提高數(shù)據(jù)接受速率和準(zhǔn)確率,但經(jīng)過(guò)初步分析和測(cè)試,也不能實(shí)現(xiàn)較高的接口速度。
為解決上述問(wèn)題,在設(shè)計(jì)中采用FPGA解決串口數(shù)據(jù)接收問(wèn)題。FPGA主要實(shí)現(xiàn)接口轉(zhuǎn)換、數(shù)據(jù)緩存和數(shù)據(jù)通路切換等功能。其中FPGA與ARM處理器的數(shù)據(jù)接口包含4路UART、1路16bit SMC(靜態(tài)memory控制總線)和一些GPIO接口組成,與GNSS模塊的數(shù)據(jù)接口包含一路高速UART接口和2路數(shù)據(jù)/控制UART接口,與后背板的數(shù)據(jù)接口包含2路數(shù)據(jù)/控制UART接口。FPGA需要緩存GNSS模塊高速UART口送入的數(shù)據(jù),并定期送至ARM9進(jìn)行處理;同時(shí)實(shí)現(xiàn)GNSS模塊COM1/COM3口和后背板COM1/COM3、ARM9-UART1/UART2以及ARM9-USART1/USART2的數(shù)據(jù)通路切換和復(fù)制。
選用Xilinx公司XC6SLX16,F(xiàn)PGA主要邏輯功能見(jiàn)圖3。
圖3 FPGA邏輯功能圖
FPGA的設(shè)計(jì)重點(diǎn):
①數(shù)據(jù)緩存的乒乓存儲(chǔ)和工作機(jī)制
由于中斷處理時(shí)不能停止接收“高速UART”接口的數(shù)據(jù),因此需要一個(gè)切換機(jī)制,當(dāng)ARM讀取‘乒’RAM中的數(shù)據(jù)時(shí),‘乓’RAM需要同時(shí)接收“高速UART”接口的數(shù)據(jù)。上報(bào)中斷的時(shí)間也需要可控,防止ARM負(fù)擔(dān)過(guò)重時(shí)處理中斷的時(shí)延較大導(dǎo)致丟包。
②“交換器”切換時(shí)的數(shù)據(jù)緩存
當(dāng)ARM占用“交換器”資源時(shí)如果后背板COM有命令發(fā)出,不緩存則會(huì)出現(xiàn)后背板命令丟失的情況,因此必須要一個(gè)緩存將命令暫時(shí)存儲(chǔ)起來(lái)以便“交換器”空閑時(shí)切換“交換器”通道和發(fā)送該緩存命令。
③復(fù)制通道的數(shù)據(jù)緩存
當(dāng)后背板COM和GNSS模塊同時(shí)有數(shù)據(jù)發(fā)出時(shí),因?yàn)樗麄兌紡?fù)制到ARM9的USART,如果沒(méi)有緩存則會(huì)導(dǎo)致數(shù)據(jù)丟失的情況;因此需要一個(gè)數(shù)據(jù)緩存,在一個(gè)發(fā)送的數(shù)據(jù)占用ARM9的USART數(shù)據(jù)通路時(shí)將另一個(gè)的數(shù)據(jù)緩存起來(lái)以便空閑時(shí)發(fā)送。
(7)接口連接器
USB口1個(gè),采用A型插座,通過(guò)前面板上的蓋板進(jìn)行防護(hù);在底板內(nèi)部具有1個(gè)TF卡座;串口布置在后面板,采用Lemo K系列連接器,2個(gè)串口共用1個(gè)連接器;電源適配器接口布置在后面板,采用Lemo K系列連接器,采用2個(gè)連接器,1個(gè)用于供電、1個(gè)用于充電。[2-3]
接收機(jī)終端功耗控制要求較高。終端底板上主要器件包括處理器、DDR2內(nèi)存、NAND Flash、電源等。由于底板總體功能和器件組成與現(xiàn)有AT91SAM9G系列處理器核心板比較相似,而此類核心板的功耗通常不大于2W。計(jì)算底板的功耗時(shí)可以借鑒這些核心板的功耗參數(shù),通過(guò)對(duì)關(guān)芯片手冊(cè)和開(kāi)發(fā)平臺(tái)技術(shù)資料的數(shù)據(jù)進(jìn)行統(tǒng)計(jì),初步估算系統(tǒng)功耗如表2所示,滿足功耗設(shè)計(jì)要求。
表2 終端功耗
本文給出了基于ARM9的多頻衛(wèi)星測(cè)量接收機(jī)終端硬件設(shè)計(jì)方案。具有運(yùn)算速度快、功耗低、接口豐富、成本結(jié)構(gòu)合理的特點(diǎn)。[4]
[1]劉寧,馬洪濤,王曉君.ARM+FPGA雙模導(dǎo)航接收機(jī)硬件平臺(tái)設(shè)計(jì)[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用,2017,4:21-22.
[2]黃崇貴,紀(jì)元法.基于ARM9和FPGA的GPS接收機(jī)軟硬件設(shè)計(jì)與實(shí)現(xiàn)[J],大眾科技,2013,15(164):17-19.
[3]李蘆偉,潘樹(shù)國(guó),毛琪,張浩.多模多頻COBS基站專用接收機(jī)設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代測(cè)繪,2017,40(1):15-18.
[4]盧蘭蘭.基于ARM和FPGA衛(wèi)星導(dǎo)航接收機(jī)的平臺(tái)設(shè)計(jì)[D].河北科技大學(xué),2016,12:19-41.
劉云飛(1983—),男,山東高密人,碩士,講師,主要研究方向?yàn)闊o(wú)線電通信與導(dǎo)航。