靳璐

摘要：充分發(fā)揮GPU（圖形處理器）并行運算能力突出的優(yōu)勢，可以彌補CPU（中央處理器）平臺在處理雷達信號時難以滿足運行要求的不足。任務(wù)級、數(shù)據(jù)級和線程級三級并行策略同時運行在中央處理器-圖形處理器組成的異構(gòu)系統(tǒng)中，規(guī)劃了多GPU并行運算處理雷達信號處理的算法。

關(guān)鍵詞：軟件雷達信號；處理技術(shù)；并行計算

一、前言

目前，雷達正在向數(shù)字化和軟件化的方向發(fā)展，軟件雷達采用開放式、標準化、通用化的硬件平臺，通過現(xiàn)場加載的模塊化軟件實現(xiàn)雷達的各種功能，使軟件雷達擁有多功能、多模式的發(fā)展?jié)摿Γ瑫r具有研制和改進周期短、費用低、維護方便等諸多優(yōu)勢。因而，近年來成為相關(guān)領(lǐng)域的研究熱點。

一直以來，軟件雷達實現(xiàn)的瓶頸問題之一是實時性問題。其中信號處理的實時性更為突出，因而相當一部分工作都是集中在信號處理的軟件化工作上，研究的主流方案一般都采用軟件和硬件耦合緊密的多DSP+FPGA板實現(xiàn)。近年來，基于通用計算機平臺的計算機圖形處理器（Graphic Process Unit，GPU）運算能力的提升逐漸可為軟件雷達的實現(xiàn)提供硬件支持。目前，GPU的主要用途由圖形渲染已經(jīng)過渡到通用計算方面，其含義也已由圖形處理器演變?yōu)橥ㄓ锰幚砥?。GPU屬于眾核架構(gòu)，擁有數(shù)以百計的計算單元，單精度浮點處理能力已超過1TFlops，同時其雙精度浮點處理能力也得到了加強，最高可達到600GFlops。針對基于GPU架構(gòu)的并行計算研究也成為熱點。在GPU加速雷達信號處理領(lǐng)域，提出基于GPU對軟件雷達體系的設(shè)計，主要工作集中在信號的下變頻和I和Q兩路的分解。提出利用GPU硬件加速來提高連續(xù)波雷達的頻譜分析和譜峰搜索實時性，將頻譜分析和譜峰搜索移植至GPU進行運算，有效地縮短了系統(tǒng)的整體響應(yīng)時間。

二、雷達信號處理在CPU-GPU系統(tǒng)中的執(zhí)行策略

軟件化雷達的硬件平臺由天線系統(tǒng)、變頻組件、A/D采樣組件、通用處理計算機和雷達終端設(shè)備組成，如圖1所示。

圖1軟件雷達系統(tǒng)組成框圖

雷達接收信號在變頻組件內(nèi)經(jīng)下變頻轉(zhuǎn)換為中頻信號，送到高速A/D采樣器件，轉(zhuǎn)換為數(shù)字信號送通用處理計算機進行信號處理，雷達信號的檢測和處理由軟件來實現(xiàn)。由于雷達信號處理過程呈流水線模式，數(shù)據(jù)采樣率高，通用處理計算機利用CPU完成預(yù)處理并控制信號處理的任務(wù)調(diào)度和負載分配，按照雷達信號處理流程，將數(shù)據(jù)通過PCI-E總線分塊傳輸至顯存，利用GPU特有的SIMT（Single Instruction Multiple Thread）方式實現(xiàn)線程并行化計算。每個脈沖重復(fù)周期（PRF）所包含的采樣數(shù)據(jù)處理的方式相同，利于發(fā)揮GPU多線程、細粒度并行處理的優(yōu)勢。處理過程通過創(chuàng)建流來異步執(zhí)行，使得前一個脈沖重復(fù)周期數(shù)據(jù)的計算與下一個周期數(shù)據(jù)流的傳輸并行進行，最大程度地重疊通信與計算的時間，如圖2所示。

圖2雷達信號處理并行執(zhí)行過程

訪存優(yōu)化是提高GPU多線程并行計算的重要途徑。為提高數(shù)據(jù)傳輸帶寬，在本文研究過程中，對采樣點開辟頁鎖定內(nèi)存，通過GPU的zero-copy功能將主機端指針映射到GPU地址空間，信號處理模塊中的內(nèi)核函數(shù)可直接進行主機和設(shè)備端的通信，減少分配顯存和數(shù)據(jù)拷貝的時間；采用紋理存儲器來保存低通濾波器系數(shù)，使用紋理內(nèi)核函數(shù)來讀取紋理存儲器。紋理存儲器的存儲方式為只讀，可以通過緩存加速訪問以優(yōu)化空間局部行為；共享存儲器的訪存速度幾百倍快于全局存儲器，應(yīng)用于雷達信號處理中的矩陣轉(zhuǎn)置，脈沖積累及恒虛警檢測，把采樣數(shù)據(jù)分批劃分到共享內(nèi)存，通過共享存儲器合作計算可獲得更好的加速性能。

三、變頻數(shù)字信號并行處理

將軟件無線電技術(shù)應(yīng)用于雷達領(lǐng)域的軟件雷達，其硬件平臺的組成成分一般包括通用處理計算機、高速模/數(shù)采樣器件、變頻組件和天線系統(tǒng)以及雷達顯控終端部分。在變頻組件內(nèi)通過下變頻轉(zhuǎn)換的作用可以將通過雷達接收到的信號轉(zhuǎn)換為中頻信號，將中頻信號傳送至高速模/數(shù)采樣器件并將其轉(zhuǎn)換為數(shù)字信號，然后再將轉(zhuǎn)換后的數(shù)字信號送至通用計算機平臺實現(xiàn)對雷達接受信號的處理過程。

基于多GPU的異構(gòu)計算機平臺處理信號的調(diào)度以及流程等全部由CPU負責，首先將單個子模塊進行運算所需的內(nèi)存空間以及顯存空間開辟，在詳細了解GPU初始化參數(shù)的前提下通過創(chuàng)建主機端線程來實現(xiàn)對設(shè)備端管理，按照“主機-設(shè)備端-主機”的流程將獲取的數(shù)據(jù)自計算機主機內(nèi)存?zhèn)鬏斨猎O(shè)備顯存（通過PCI-E總線實現(xiàn)傳輸過程），然后即可進行對數(shù)據(jù)的密集型計算。

四、軟件雷達信號并行處理的計算模型

（一）任務(wù)級并行

首先在軟件雷達的主機端創(chuàng)建任務(wù)隊列，用以中頻數(shù)據(jù)的采樣，并利用CPU主線程實現(xiàn)對任務(wù)的劃分和控制工作，使用CPU并行線程（由Open Multi-Processing開辟）實現(xiàn)任務(wù)調(diào)度以及配置設(shè)備端ID的工作，并對任務(wù)隊列進行按次序的訪問。給基于多GPU異構(gòu)系統(tǒng)上的GPU采取輪轉(zhuǎn)的形式分配各個任務(wù)，將獲取的第n個數(shù)據(jù)以迭代的形式傳輸至第n mod q個GPU，這樣可以保證多塊GPU的工作獲得負載平衡，其中q為并行GPU的個數(shù)。

（二）數(shù)據(jù)級并行

進行正交相位檢波和脈沖壓縮計算時，每個脈沖重復(fù)周期t內(nèi)采樣點在周期之間無關(guān)聯(lián)性，對獲取的采樣數(shù)據(jù)實施數(shù)據(jù)級并行處理可獲得接近幾乎線性的加速比。在數(shù)據(jù)級并行處理時為了得到較高的計算訪存比，我們可以將整個脈沖壓縮后的rn×k的二維數(shù)組規(guī)劃成q個n×m數(shù)據(jù)部分，其中的二維數(shù)組域中每一行均含有m=k mod q個采樣點，并行GPU的每塊GPU對重構(gòu)后的數(shù)據(jù)部分進行并行的計算，此時二維數(shù)據(jù)域?qū)Σ⑿蠫PU的映射為一個線程網(wǎng)格。在數(shù)據(jù)級并行處理時，并行GPU的單個GPU只需對所屬的重構(gòu)數(shù)據(jù)域進行迭代計算。

（三）線程級并行算法

線程級并行算法是根據(jù)信號處理的數(shù)學模型和GPU并行計算的硬件特性，將數(shù)值計算映射到GPU細粒度并發(fā)線程的具體實現(xiàn)過程。

1.正交相位檢波和脈沖壓縮。在軟件雷達處理信號時，進行正交相位檢波可以把中頻信號通過特殊方法轉(zhuǎn)變?yōu)榱阒蓄l的I、Q兩路正交信號。其實現(xiàn)過程為：通過高速模/數(shù)變換器的中頻信號能夠直接進行采樣和變換過程得到數(shù)字信號，將得到的數(shù)字信號與正交混頻信號進行點乘、低通濾波處理即可得到零中頻的I、Q兩路正交信號。

在對正交混頻信號與采樣點進行點乘處理時，我們需要把正交混頻信號以及整段脈沖重復(fù)周期內(nèi)的采樣數(shù)據(jù)全部輸入到內(nèi)核函數(shù)中才能進行點乘。由于內(nèi)核函數(shù)與整段重復(fù)周期內(nèi)的采樣點線程網(wǎng)格是相互對應(yīng)覆蓋的，所以在將正交混頻信號以及整段脈沖重復(fù)周期內(nèi)的采樣數(shù)據(jù)全部輸入到內(nèi)核函數(shù)時其中的每個線程塊都可以進行n維度的采樣數(shù)據(jù)計算，并且可以將每個采樣數(shù)據(jù)作為一個處理單元將其映射到相關(guān)的線程中。

我們可以通過仿真計算得到數(shù)字低通濾波器的相關(guān)系數(shù)，并且可以根據(jù)紋理緩存將采樣數(shù)據(jù)的讀取速度不斷提高（這是因為GPU的紋理存儲器有高速片上緩存）。因此可以在紋理存儲器存儲以權(quán)庫的形式表現(xiàn)的濾波器系數(shù)，當進行正交相位檢波模塊時即可進行讀取過程。在軟件雷達處理信號時所進行的正交相位檢波、動目標檢測以及頻域脈沖壓縮等計算時均需采用傅立葉變換（FFT）的方法進行變換處理。

2.MTI/MTD。在工程領(lǐng)域中我們較為常用的固定二次對消器一般都是由兩個固定的一次對消器級聯(lián)而成的。在一般結(jié)果的固定二次對消器設(shè)計中，輸入采樣數(shù)據(jù)信號尺寸的級聯(lián)倍數(shù)即為開辟的顯存空間大小，開辟的顯存空間可以存儲脈沖壓縮后產(chǎn)生的連續(xù)采樣回波數(shù)據(jù)信號。其中在顯存空間中存儲每個脈沖壓縮后的回波數(shù)據(jù)的形式為“先進先出”的形式。對脈沖重復(fù)周期內(nèi)數(shù)字信號進行迭代運算時需要通過線程索引號并發(fā)執(zhí)行來完成，其中每個線程分別維護采樣值經(jīng)延遲線加權(quán)與相同距離分辨單元采樣點隔周期相減。

動目標檢測也是一項必要的工作，其實現(xiàn)動目標檢測的原理為：在固定二次對消器（MTI）后串接一窄帶濾波器組，通過窄帶濾波器組實現(xiàn)對整個重復(fù)頻率范圍的覆蓋，其工作的根本為相參積累不同通道，在對采樣數(shù)據(jù)信號進行濾波處理時可采用FFT濾波器組完成。在進行MTD運算時，將相鄰m個重復(fù)周期的數(shù)據(jù)作為一維數(shù)組存儲起來，采用棋盤劃分的方式實現(xiàn)矩陣轉(zhuǎn)置，對其相同距離單元即矩陣每一行的數(shù)據(jù)進行FFT運算。

3.脈沖積累和恒虛警檢測。如果要將算法效率有效提高，則需要對以共享存儲器做為中間數(shù)據(jù)訪存和線程通信載體進行合理地利用。在軟件雷達對信號進行處理時，在脈沖積累運算時將以棋盤劃分的方式把數(shù)據(jù)域劃分給并行GPU，首先把矩陣設(shè)置成為一個n行m列的矩陣，并將整個線程網(wǎng)格劃分成n個線程塊，對應(yīng)的單個線程塊即可實現(xiàn)對m個數(shù)據(jù)的處理運算，即得到一列的數(shù)據(jù)。然后將通過線程塊處理所得到的的每一列數(shù)據(jù)從顯存復(fù)制到線程塊中的共享存儲器，以并行歸約的方式將這些數(shù)據(jù)作求和處理，調(diào)用_syncthreads（）函數(shù)對求和處理后的數(shù)據(jù)進行柵欄同步，最后即可將每個線程塊內(nèi)運算得到的相關(guān)結(jié)果存入全局存儲器（n維）中。

在進行均值類恒虛警檢測算時，則需要對每個距離單元兩側(cè)各點的采樣數(shù)據(jù)進行求和處理，此外，將運算數(shù)據(jù)分段復(fù)制到線程塊內(nèi)的共享存儲器可以將從全局存儲器中讀取數(shù)據(jù)的頻率降低。在本文中采用共享存儲器數(shù)據(jù)復(fù)用可以避免由于重疊的數(shù)據(jù)元素引起的線程之間的訪問競爭。

五、仿真分析與功能驗證

以上所述為完整的雷達信號處理流程算法，為了對本文提出的基于多GPU并行處理雷達信號合理性，現(xiàn)記錄在不同的數(shù)據(jù)采樣頻率下處理雷達中頻數(shù)字信號的執(zhí)行時間，然后與CPU處理雷達信號的執(zhí)行時間進行比較。軟件雷達系統(tǒng)的計算平臺采用NVIDIATeslaC2050的GPU以及IntelCorei7@2.67GHz的CPU。在對雷達信號進行處理時GPU和CPU均采用相同的運算模型和運算參數(shù)，而基于CPU的雷達信號處理算法中以O(shè)pen Multi-Processing展開并行執(zhí)行循環(huán)和迭代運算，并且其對采樣數(shù)據(jù)進行傅立葉變換是采用英特爾數(shù)學核心函數(shù)庫來實現(xiàn)的。

（一）仿真分析

在進行仿真算例分析時，采用線性調(diào)頻形式的雷達信號，利用 8 點 FFT 多普勒濾波器組和雙延遲線對消器實現(xiàn)動目標檢測以及顯示是。 設(shè)雷達中頻信號具有 6×107Hz 的中心頻率以及 1×107Hz 的中頻帶寬 ，為了顯示處理整體信號的執(zhí)行時間受采樣點數(shù)量影響的程度， 我們設(shè)雷達具有 0.6-2.0ms 的脈沖重復(fù)周期，所對應(yīng)的采樣點數(shù)量的變化為 4×104-1.6×105 。 在具有相同采樣點數(shù)的時， 基于 CPU 處理的計算設(shè)備無法將處理信號的執(zhí)行時間縮短在 10 個脈沖重復(fù)周期內(nèi)，而隨著并行 GPU 數(shù)量的不斷增多，處理信號的執(zhí)行時間不斷縮短，因此多任務(wù)并行化算法具有可擴放性。

在采樣點數(shù)比較少的情況下，GPU*3 與 GPU*4 執(zhí)行速度很接近，并且與 GPU*1 相比執(zhí)行速度比并無明顯的提升現(xiàn)象；隨著采樣點數(shù)不斷增多， 基于多 GPU 的并行化算法執(zhí)行速度比具有明顯的優(yōu)勢。

（二）功能驗證

在滿足信號處理的實時性前提下， 根據(jù)本文所提出的信號處理流程和算法， 利用某型雷達脈壓后提供的采樣數(shù)據(jù)進行功能驗證和分析，其中進行實測數(shù)據(jù)的方位距離分辨單元為 4096×10000 個采樣點 ， 經(jīng)過正交相位檢波和脈沖壓縮 、MTI/MTD 以及脈沖積累和恒虛警檢測過程， 雷達信號中的噪聲和干擾信號得到了有效的抑制，其中的噪聲、云雨雜波強度、地物雜波等均有不同程度的降低，而且目標回波的信噪比有了明顯的提高，及時被噪聲所覆蓋的信號也能被發(fā)現(xiàn)。 以上實例證明通過設(shè)計流程能較好的完成處理雷達信號過程。

六、結(jié)束語

基于多 GPU 并行運算處理雷達信號算法， 能夠滿足軟件雷達標準化、模塊化、開放性等的相關(guān)要求。 通過仿真算法實例我們得知， 基于多 GPU 的多任務(wù)并行算法處理雷達信號時能夠滿足雷達工作的實時性。 也很好的證明 GPU 在加速雷達信號處理運算上的可行性，具有很重要的現(xiàn)實意義。

參考文獻：

[1]肖漢.基于CPU+GPU的影像匹配高效能異構(gòu)并行技術(shù)研究[D].武漢：武漢大學， 2011（12）：98-102.

[2]張波 薛正輝 任武等.基于圖形處理器的時域有限差分算法硬件加速[J].電波科學學報， 2011（05）：64-68.

[3]任新濤.雷達信號處理技術(shù)及仿真[J]. 現(xiàn)代電子技術(shù). 2012（03）