覃婷 黃生祥 廖聰維 于天寶 鄧聯(lián)文

(中南大學(xué)物理與電子學(xué)院,長沙 410083)

同步對稱雙柵InGaZnO薄膜晶體管電勢模型研究?

覃婷 黃生祥?廖聰維 于天寶 鄧聯(lián)文

(中南大學(xué)物理與電子學(xué)院,長沙 410083)

(2017年1月18日收到;2017年2月21日收到修改稿)

研究了同步對稱雙柵氧化銦鎵鋅薄膜晶體管(InGaZnO thin fi lm transistors,IGZO TFTs)的溝道電勢,利用表面電勢邊界方程聯(lián)合Lambert W函數(shù)推導(dǎo)得到了器件溝道電勢的解析模型.該模型考慮了IGZO薄膜中存在深能態(tài)及帶尾態(tài)等缺陷態(tài)密度,能夠同時精確地描述器件在亞閾區(qū)(sub-threshold)與開啟區(qū)(above threshold)的電勢分布.基于所提出的雙柵IGZO TFT模型,討論了不同厚度的柵介質(zhì)層和有源層時,柵-源電壓對雙柵IGZO TFT的表面勢以及中心勢的調(diào)制效應(yīng).對比分析了該模型的計算值與數(shù)值模擬值,結(jié)果表明二者具有較高的符合程度.

雙柵薄膜晶體管,氧化銦鎵鋅,溝道電勢,解析模型

1 引 言

以氧化銦鎵鋅薄膜晶體管(InGaZnO thin fi lm transistor,IGZO TFT)為代表的金屬氧化物TFT被認為是下一代平板顯示技術(shù)的主流［1],這主要是因為IGZO等金屬氧化物TFT具有遷移率高、均勻性好、制備成本低廉等優(yōu)勢.金屬氧化物TFT可能取代傳統(tǒng)的硅基TFT而被廣泛地用于高分辨率大尺寸液晶電視面板(TFT LCD TV)、有源有機發(fā)光顯示(AMOLED)顯示或者柔性顯示中［2,3].近年來,雙柵IGZO TFT開始被用于數(shù)字集成電路與AMOLED像素電路中［4?9].相比于單柵器件,雙柵IGZO TFT表現(xiàn)出更好的電學(xué)穩(wěn)定性和更強的柵控能力［10?13].文獻[11,12]的實驗結(jié)果表明,雙柵IGZO TFT的負電壓偏置或者正電壓偏置引起的閾值電壓漂移量均小于單柵IGZO TFT,因此雙柵IGZO TFT更適合于顯示面板上的電路集成.然而,迄今仍然缺乏合適的雙柵IGZO TFT的電路模擬(SPICE)模型,這給電路的設(shè)計和分析帶來了極大的困難.

溝道電勢的計算是雙柵IGZO TFT的SPICE模型的重要環(huán)節(jié).Baudrand和Ahmed［14]利用有限元差分方法對雙柵結(jié)構(gòu)的薄膜晶體管溝道電勢進行求解,但是該方法計算量巨大.Young［15]提出了絕緣層上硅(SOI)器件短溝效應(yīng)及準(zhǔn)二維閾值電壓模型.文獻[16,17]提出了非摻雜對稱雙柵金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管的溝道電勢的解析解.由于SOI器件結(jié)構(gòu)與TFT具有一定的類似性,故這些模型對于雙柵IGZO TFT電勢模型的建立具有較好的參考意義.但是由于IGZO膜的非晶特性,其能帶中具有較多的缺陷態(tài),這與標(biāo)準(zhǔn)SOI器件存在一定的差異.迄今為止,尚未見關(guān)于雙柵IGZO TFTs的溝道電勢解析模型的報道.

本文研究了同步對稱雙柵IGZO TFTs的溝道電勢分布,應(yīng)用高斯定理建立了溝道電勢隨柵-源電壓變化的隱方程組,利用Lambert W方程［18]推導(dǎo)得到了表面勢與柵-源電壓關(guān)系的表達式.考慮到Lambert W方程不適于SPICE仿真,結(jié)合IGZO TFT的實際工作狀態(tài)對器件電勢的解析表達式進行了近似.為了驗證所建立雙柵IGZO TFT電勢模型,討論了不同厚度的柵介質(zhì)層、有源層對電勢的影響,并對比分析了模型的計算結(jié)果與數(shù)值模擬結(jié)果.

2 雙柵IGZO TFT電勢模型

2.1 雙柵IGZO TFT電場強度

如圖1(a)所示,雙柵IGZO TFT同時具備頂柵(top gate)和底柵(bottom gate).我們的研究中,頂柵金屬厚度以及頂柵介質(zhì)層厚度與底柵的相等,且頂柵電極與底柵電極短接(VBG=VTG=VG),故稱為對稱同步雙柵IGZO TFT.定義TFT的溝道垂直方向為x軸,且x軸的原點(x=0)在有源層1/2厚度處,溝道長度方向為y軸,IGZO層厚度為tIGZO.圖1(b)示意了IGZO TFT能帶,φ(x)是在有源層厚度(x)方向的電勢.為了方便計算,這里定義φ(x=0)=φ0,φ(x=tIGZO/2)=φS,φF0是準(zhǔn)費米能級.

IGZO薄膜中存在缺陷態(tài),可能俘獲大量的自由載流子,雖然其密度較小(約1018cm?3/eV)［19],但是IGZO TFT的電學(xué)性能強烈地受到這些缺陷態(tài)的影響.如圖2所示,缺陷態(tài)中包括了受主帶尾態(tài)密度(gta)和受主深能態(tài)密度(gda),施主帶尾態(tài)密度(gtd)和施主深能態(tài)密度(gdd).

圖1 (網(wǎng)刊彩色)雙柵IGZO TFTs (a)橫截面結(jié)構(gòu)示意圖;(b)能帶圖Fig.1.(color online)(a)Cross section view of dual-gate IGZO TFTs;(b)energy band diagram.

圖2 (網(wǎng)刊彩色)IGZO態(tài)密度示意圖Fig.2.(color online)The subgap density of states of IGZO fi lm.

考慮到局域態(tài)載流子和自由載流子,IGZO TFT的溝道電勢應(yīng)該滿足如下泊松方程:

其中,ρ為電子密度(C/cm3),εIGZO是非晶IGZO的介電常數(shù),nfree表示自由載流子密度,nloc表示局域態(tài)載流子密度.由于緩變溝道近似(?φ(x)/?x ? ?φ(y)/?y)［20],泊松方程可以簡化為

當(dāng)雙柵IGZO TFT處于不同的工作區(qū)時,nfree和nloc占的比例不同.當(dāng)雙柵IGZO TFT工作于強積累區(qū),缺陷態(tài)被完全填滿,此時nloc?nfree.當(dāng)雙柵IGZO TFT工作于亞閾區(qū),nloc?nfree.為簡化建模,引入有效載流子密度

這里,NEFF是在導(dǎo)帶中的有效載流子密度,kTEFF是有效特征能量,Vch是y方向上的溝道電壓.

2.2 雙柵IGZO TFT的溝道電勢

IGZO層的中心點電勢和表面電勢分別有如下的邊界條件［17]:

然而(8)式所得到的表面勢φS是關(guān)于溝道電壓的隱函數(shù),尚不能直接用于計算.為了求得表面勢φS與溝道電壓Vch的直接關(guān)系,聯(lián)立(6)與(8)式,采用變量代換可以得到

將(10)式代入(8)式中,得到表面電勢與柵極電壓的關(guān)系為

于是應(yīng)用Lambert W函數(shù)可以解得表面勢與柵電壓的關(guān)系表達式:

其中W是Lambert W函數(shù).雖然(12)式已經(jīng)解得了表面勢與溝道電壓的關(guān)系,但Lambert W并不適合應(yīng)用于SPICE仿真［21].因此有必要根據(jù)TFT的實際工作情況對表達式(12)做簡化.當(dāng)器件工作在線性區(qū)(VGS?VFB?φF0＞Vch)時,W項中的指數(shù)部分快速增長,此時可以將Lambert W函數(shù)近似為W(x)=ln(x)?ln[ln(x)]［22],則φS為

而在亞閾區(qū)(VGS?VFB?φF0＜Vch)時,W項近似為0,則此時φS為

為了使(13)和(14)兩式使用一個連續(xù)的表達式來表示,可以利用如下平滑函數(shù)［23]:

由此得到表面勢φS解析表達式:

但是φ0的關(guān)系還需要重新求解.由于雙柵IGZO TFTs的頂柵和底柵對稱,IGZO層中心點電場為0,當(dāng)柵-源電壓VGS值小于閾值電壓VTH時,溝道內(nèi)電荷量較小,IGZO層表面和中心之間近似無壓降,即φS≈φ0.隨著柵-源電壓VGS的增大并高于閾值電壓VTH,溝道內(nèi)電荷不斷增加,φ0逐漸接近最大值φ0max［16].從(9)和(10)式可以推導(dǎo)得到φ0max為

綜上所述,φ0的特性可以采用如下平滑函數(shù)表示［24]:

而γ是平滑參數(shù),它與tox,tIGZO,Vch參數(shù)有關(guān),可以表示為

其中,A,B,C,D,E和γ的取值可以擬合確定,例如A=106,B=0.026,C=10?6,D=0.026,E=3.2823時,γ=0.2.

3 結(jié)果與分析

根據(jù)上述模型可以計算得到雙柵IGZO TFT溝道電勢的值.另一方面可以利用器件數(shù)值模擬(TCAD)工具通過數(shù)值計算的方式得到雙柵IGZO TFT溝道電勢的值.這部分將比較模型計算結(jié)果與TCAD仿真結(jié)果,從而檢驗所提出模型的準(zhǔn)確性.模型計算過程需要的參數(shù)取值如表1所列.

表1 模型參數(shù)的取值Table 1.Model parameters.

圖3(a)示意了隨著柵源電壓VGS增加,對稱雙柵IGZO TFTs表面勢φS與中點電勢φ0的計算值和TCAD模擬值.當(dāng)柵源電壓VGS較小時,φS和φ0隨著VGS的增加近似線性地增加;當(dāng)VGS較大時,φS和φ0的增加接近飽和.這和(12)式描述的情況較為符合,說明在柵源電壓VGS較小時,由于IGZO溝道層中自由載流子數(shù)量較少,于是IGZO層接近于電介質(zhì)狀態(tài),表面勢φS與中點電勢φ0的值基本上正比于柵源電壓VGS在柵介質(zhì)層和IGZO層上的分壓.當(dāng)VGS較大時,由于IGZO的界面處感應(yīng)出較厚的自由電子層,這就對柵介質(zhì)層的電場具有較顯著的屏蔽作用,于是柵源電壓VGS主要降落在柵介質(zhì)層上,φS和φ0接近飽和值而不再隨著VGS的增加而顯著地增加.圖3(b)證明,(12)式與近似后關(guān)系(16)式符合程度良好,并且φS和φ0計算得到的結(jié)果與仿真值符合程度較高,因此本文提出的解析模型具有較高的可信度.

圖4(a)和圖4(b)給出了不同的有源層厚度tIGZO及柵氧化層厚度tox情況下,根據(jù)模型表達式(16)和(18)計算得到的表面勢φS及中心點電勢φ0隨柵極電壓VGS的變化關(guān)系.隨著tox的增大,表面勢φS和中心點電勢φ0都減小.而當(dāng)tIGZO增大時,φS基本不變,而φ0則隨著VGS的增加更快地接近飽和值.這是因為當(dāng)柵氧化層tox增加時,單位面積的柵介質(zhì)電容值減小,于是IGZO TFT的柵控能力減弱,由此φS和φ0的值均會減小.而有源層厚度tIGZO的增加會導(dǎo)致溝道內(nèi)的自由載流子數(shù)目增加.于是根據(jù)高斯定理,在tIGZO增加的情況下,雖然φS基本不變,但是由于IGZO層電場強度的增強,于是IGZO層的中心點電勢φ0將以更快地速度達到飽和值.

圖3 (網(wǎng)刊彩色)(a)表面勢φS及中心點電勢φ0與柵源電壓VGS的關(guān)系;(b)根據(jù)(12)和(16)公式計算得到的φS隨柵源VGS電壓的關(guān)系Fig.3.(color online)(a)Surface potential φSand center potential φ0as a function of gate-to-source voltage(VGS);(b)surface potential φScalculated by Eq.(12)and Eq.(16).

圖4 (網(wǎng)刊彩色)在不同柵氧化層厚度及有源層厚度情況下,(a)表面勢φS及(b)中心點電勢φ0隨柵源極電壓變化的關(guān)系Fig.4.(color online)In the case of di ff erent thickness of gate oxide and IGZO fi lm,(a)φSand(b)φ0versus gate-to-source voltage(VGS).

4 結(jié) 論

本文提出了一種同步對稱雙柵IGZO TFTs的溝道電勢的解析模型.該模型包括了IGZO TFTs缺陷態(tài)密度對Poisson方程的影響,結(jié)合表面電勢邊界條件和Lambert函數(shù),得到了表面電勢φS和中心點電勢φ0的解析表達式.本文對比了所提出的雙柵模型電勢和TCAD的模擬結(jié)果,在器件的亞閾區(qū)域以及閾值電壓以上區(qū)域,表面電勢φS和中心點電勢φ0的模型計算值與數(shù)值計算值均有較高程度的符合.本文還詳細地討論了柵介質(zhì)層厚度以及IGZO層厚度對表面電勢φS和中心點電勢φ0的影響.該模型可用于新型IGZO TFT的電路設(shè)計軟件開發(fā)中.

[1]Kim Y,Kim Y,Lee H 2014J.Dis.Technol.10 80

[2]Zheng Z,Jiang J,Guo J,Sun J,Yang J 2016Organic Electron.33 311

[3]Liu F,Qian C,Sun J,Liu P,Huang Y,Gao Y,Yang J 2016Appl.Phys.A122 311

[4]Han D D,Chen Z F,Cong Y Y,Yu W,Zhang X,Wang Y 2016IEEE Trans.Electron Dev.63 3360

[5]Cai J,Han D D,Geng Y F,Wang W,Wang L L,Zhang S D,Wang Y 2013IEEE Trans.Electron Dev.60 2432

[6]Jeon C,Mativenga M,Geng D,Jang J 2016SID Symposium(San Francisco:Wiley)47 65

[7]Smith J T,Shah S S,Goryll M,Stowell J R,Allee D R 2014IEEE Sensors J.14 937

[8]Tai Y H,Chou L S,Chiu H L,Chen B C 2012IEEE Electron Dev.Lett.33 393

[9]Kaneyasu M,Toyotaka K,Shishido H,Isa T,Eguchi S,Miyake H,Hirakata Y,Yamazaki S,Dobashi M,Fujiwara C 2015J.Soc.Inform.Dis.46 857

[10]Baek G,Bie L,Abe K,Kumomi H,Kanicki J 2014IEEE Trans.Electron Dev.61 1109

[11]Hong S,Lee S,Mativenga M,Jang J 2014IEEE Electron Dev.Lett.35 93

[12]He X,Wang L Y,Xiao X,Deng W,Zhang L T,Chan M S,Zhang S D 2014IEEE Electron Dev.Lett.35 927

[13]Chang K J,Chen W T,Chang W C,Chen W P,Nien C C,Shih T H,Lu H H,Lin Y 2015SID Symposium(San Jose:Wiley)46 1203

[14]Baudrand H,Ahmed A A 1984IEEE Electron.Lett.20 33

[15]Young K K 1989IEEE Trans.Electron Dev.36 399

[16]Yuan T 2000IEEE Electron Dev.Lett.21 245

[17]Ortiz-Conde A,García-Sánchez F J,Malobabic S 2005IEEE Trans.Electron Dev.52 1669

[18]Wang C C,Hu Z J,He X,Liao C W,Zhang S D 2016IEEE Trans.Electron Dev.63 3800

[19]K?rner W,Urban D F,Els?sser C 2013J.Appl.Phys.114 163704

[20]Torricelli F,O’Neill K,Gelinck G H,Myny K,Genoe J,Cantatore E 2012IEEE Trans.Electron Dev.59 1520

[21]Alvarado J,I?iguez B,Estrada M,Flandre D,Cerdeira A 2010Int.J.Number.Model.Electron.Netw.Dev.Fields23 88

[22]Hoorfar A,Hassani M 2008J.Inequalities Pure Appl.Math.9 51

[23]Enz C C,Krummenacher F,Vittoz E A 1995Analog Integr.Circuits Process.8 83

[24]Chatterjee A,Machala C F,Yang P 1995IEEE Trans.Computer-Aided Design Integr.Syst.14 1193

PACS:71.23.An,72.20.Fr,73.20.AtDOI:10.7498/aps.66.097101

Analytical channel potential model of amorphous InGaZnO thin- fi lm transistors with synchronized symmetric dual-gate?

Qin Ting Huang Sheng-Xiang?Liao Cong-WeiYu Tian-Bao Deng Lian-Wen

(School of Physics and Electronics,Central South University,Changsha 410083,China)

18 January 2017;revised manuscript

21 February 2017)

Oxide indium gallium zinc thin fi lm transistor(IGZO TFT)is a promising candidate for mass production of nextgeneration fl at panel display technology with high performance.This is due to many merits of IGZO TFTs,such as high mobility,excellent uniformity over large area,and low cost.In recent years,IGZO TFTs with dual gate structure have attracted enormous attention.Compared with the conventional single gate IGZO TFTs,the dual gate IGZO TFTs have many advantages including increased driving ability,reduced leakage current,and improved reliability for both negative biasing stressing and positive biasing stressing.Although the measurement results of fabricated circuit samples have proven that dual gate IGZO TFTs are bene fi cial for the integration of digital circuit and active matrix light emitting display with in-array or external compensation schematics,there has been no proper analytic model for dual gate IGZO TFTs to date.As the analytic model is crucial to circuit simulations,there are great difficulties in circuit designs by using dual gate IGZO TFTs.Although there are some similarities between the operating principal of the dual gate IGZO TFTs and that of the dual gate silicon-on-insulator devices,the complexity of conducting mechanism of IGZO TFTs is increased due to the existence of sub-gap density of states(DOS)in the IGZO thin fi lm.In this paper,an analytical channel potential model for IGZO TFT with synchronized symmetric dual gate structure is proposed.Gaussian method and Lambert function are used for solving the Poisson equation.The DOS of IGZO thin fi lm is included in the proposed model.Analytical expressions for the surface potential(φS)and central potential(φ0)of the IGZO fi lm are derived in detail.And the proposed channel potential model is valid for both sub-threshold and above-threshold region of IGZO TFTs.The in fl uences of geometry of dual-gate IGZO TFT,including thickness values of gate oxide layer and IGZO layer,on the device performance are thoroughly discussed.It is found that in the case of small gate-to-source voltage(VGS),as the conducting of IGZO layer is weak,both φSand φ0increase linearly with the increase of VGSdue to the increase of voltage division between the oxide and IGZO layer.However,the increase of φSand φ0starts to saturate once VGSis larger than threshold voltage due to the shielding of electrical fi eld by the induced electron layer of IGZO surface.With the evolution of VGS,the calculated results of φSand φ0by using the proposed dual gate IGZO TFT model are in good agreement with the numerical results by technology computer aided design simulation method.Therefore,the proposed model is promising for new IGZO TFT electronics design automation tool development.

dual-gate thin fi lm transistor,InGaZnO,channel potential,analytic model

10.7498/aps.66.097101

?湖南省科技計劃(批準(zhǔn)號:2015JC3041)資助的課題.

?通信作者.E-mail:hsx351@csu.edu.cn

*Project supported by the Science and Technology Project of Hunan Province,China(Grant No.2015JC3041).

?Corresponding author.E-mail:hsx351@csu.edu.cn