梁思文 劉建新 黃典尉
(深圳市國(guó)微電子有限公司,廣東 深圳 518057)
一種基于系統(tǒng)級(jí)的SRAM電源評(píng)估方法
梁思文 劉建新 黃典尉
(深圳市國(guó)微電子有限公司,廣東 深圳 518057)
隨著微電子技術(shù)的不斷發(fā)展,存儲(chǔ)器呈現(xiàn)出高集成度、快速、低功耗的發(fā)展趨勢(shì)。靜態(tài)隨機(jī)讀寫存儲(chǔ)器(SRAM)作為存儲(chǔ)器大家庭中的一員,近年來(lái)得到了長(zhǎng)足的發(fā)展。它作為半導(dǎo)體存儲(chǔ)器不可缺少的一類產(chǎn)品,在計(jì)算機(jī)、通信等高速數(shù)據(jù)交換系統(tǒng)中得到了廣泛的應(yīng)用。但是隨著存儲(chǔ)器的容量不斷變大,IO翻轉(zhuǎn)速度變快,對(duì)電源系統(tǒng)提出了更高的要求。本文從SRAM應(yīng)用系統(tǒng)出發(fā),詳細(xì)介紹了SRAM芯片內(nèi)電源系統(tǒng)面臨的問(wèn)題,并提出了一種基于系統(tǒng)級(jí)的SRAM電源評(píng)估仿真方法。
SRAM;電源系統(tǒng);評(píng)估方法
隨著存儲(chǔ)器(SRAM)的容量不斷變大,頻率變高,IO翻轉(zhuǎn)速度變快,對(duì)電源系統(tǒng)提出了更高的要求,電源的穩(wěn)定與否直接決定了SRAM功能是否正常,性能是否穩(wěn)定,輸出電平是否滿足應(yīng)用要求。以往論文及文獻(xiàn)在評(píng)估電源時(shí)只單獨(dú)對(duì)電源模塊(LDO等)進(jìn)行了仿真驗(yàn)證,并未考慮IO翻轉(zhuǎn)、內(nèi)部實(shí)際用電情況、版圖走線以及封裝管殼寄生的影響,本文從SRAM應(yīng)用系統(tǒng)出發(fā),詳細(xì)介紹了SRAM芯片內(nèi)電源系統(tǒng)面臨的問(wèn)題,并提出了一種基于系統(tǒng)級(jí)的SRAM電源評(píng)估仿真方法。
早期存儲(chǔ)器(SRAM)設(shè)計(jì)中,內(nèi)核電壓往往由外部電源直接供電。隨著工藝技術(shù)的提升,內(nèi)核器件耐壓不斷降低,因此需要在存儲(chǔ)器芯片中集成電源模塊(如LDO等)。以往電源評(píng)估一般采用直接對(duì)電源模塊進(jìn)行單獨(dú)仿真驗(yàn)證,如只對(duì)LDO模塊進(jìn)行仿真驗(yàn)證,而對(duì)于輸入輸出電平則僅僅是單獨(dú)對(duì)IO進(jìn)行仿真來(lái)評(píng)估,很少考慮芯片實(shí)際用電情況及管殼等寄生參數(shù)影響。
但是隨著SRAM芯片工作頻率不斷提高及芯片面積不斷變大,使得電源系統(tǒng)原來(lái)可以忽略的因素變得越發(fā)突出,因此在電源設(shè)計(jì)中必須預(yù)先考慮到以下問(wèn)題:
(1)大尺寸的IC及大電流導(dǎo)致芯片內(nèi)部電源走線電阻造成的IRDrop;
(2)高頻率的IO翻轉(zhuǎn),以及高速IO的強(qiáng)驅(qū)動(dòng)能力帶來(lái)的電源地很大的噪聲;
(3)噪聲影響到LDO的穩(wěn)定性及IO的輸入門限電壓;(4)管殼封裝寄生參數(shù)對(duì)噪聲的影響。
為了更精確地反應(yīng)電源在應(yīng)用中的實(shí)際工作情況,需要對(duì)電源系統(tǒng)進(jìn)行更全面的評(píng)估,基于以上分析本文提出了一種可用于應(yīng)用系統(tǒng)的電源評(píng)估方法,對(duì)所有與電源有關(guān)的因素進(jìn)行建模處理,更真實(shí)地反應(yīng)出電源的工作環(huán)境。
圖1 電源系統(tǒng)評(píng)估仿真模型
從圖1可以看出,電源系統(tǒng)建模包括實(shí)際電路部分與等效電路部分,實(shí)際電路為設(shè)計(jì)中用到的LDO電源模塊、IO電路等,而等效電路則包括了根據(jù)版圖走線評(píng)估的電阻電容、廠家提供的管殼相關(guān)寄生參數(shù)(已包含在IO模塊中)以及內(nèi)部用電等效電路。
通過(guò)對(duì)電源系統(tǒng)進(jìn)行建模并做評(píng)估仿真,主要觀測(cè)以下三個(gè)波形,并以此來(lái)判斷電源系統(tǒng)是否滿足應(yīng)用需求:
各電源及地電壓;
輸入信號(hào)高低門限電壓;IO輸出波形。
4.1 電源及地仿真波形
圖2 各電源電壓及地的絕對(duì)值波形
圖3 各電源電壓與相應(yīng)地的相對(duì)值波形
表1 系統(tǒng)仿真內(nèi)核LDO輸入輸出電壓
23 FF-55 SS 125 SN -FP-55 FNSP -55 3.283~3.316 3.285~3.311 33 26 1.248~1.275 1.287~1.303 27 16 3.284~3.315 3.286~ 3.312 31 26 1.254~1.277 1.276~ 1.295 19
從圖2、圖3及表1的結(jié)果中可以看出,建模后的電源及地波形,更加與實(shí)際情況接近,相對(duì)于絕對(duì)零電位會(huì)有較大的噪聲,因此需要通過(guò)分析每個(gè)電源與相應(yīng)地的相對(duì)值來(lái)判斷電源噪聲是否滿足應(yīng)用需求。而以往的單獨(dú)電源模塊仿真,輸入輸出電壓均不能完全反應(yīng)實(shí)際波形,仿真得到的波形也為理想波形。
4.2 輸入信號(hào)高低門限電壓
圖4 VIL及VIH仿真結(jié)果
表2 VIH/VIL仿真值對(duì)比表
由圖4和表2可以看出,在整個(gè)電源系統(tǒng)建模下仿真IO的高低輸入電平與單獨(dú)仿真IO模塊的高低電平有比較明顯的差異,因此本文中提出的在電源系統(tǒng)建模下仿真對(duì)輸入高低電平的判斷更具有實(shí)際意義。
4.3 IO輸出波形
圖5 電源系統(tǒng)建模下IO輸出波形
本文介紹了SRAM芯片內(nèi)電源系統(tǒng)面臨的問(wèn)題,并提出了一種基于系統(tǒng)級(jí)的SRAM電源評(píng)估仿真方法。與以往電源模塊單獨(dú)仿真不同,基于應(yīng)用對(duì)SRAM進(jìn)行電源系統(tǒng)建??梢愿诱鎸?shí)地反應(yīng)出各個(gè)電源與地的波形,并且可以判斷實(shí)際情況下的輸入高低電平是否滿足應(yīng)用需求,為保證芯片功能及性能提供了重要依據(jù)。
[1]艾倫(Allen,P.E.)等,馮軍等譯.CMOS模擬集成電路設(shè)計(jì)(第二版)[M].北京:電子工業(yè)出版社,2005.
[2]拉扎維(Razavi,B.),陳貴燦等譯.模擬CMOS集成電路設(shè)計(jì)[M].西安:西安交通大學(xué)出版社,2010.
An Evaluation Method of SRAM Power Supply Based on System Level
Liang Siwen Liu Jianxin Huang Dianwei
(Shenzhen StateM icroelectronicsCo.,Ltd.,Shenzhen 518057,Guangdong)
With the development ofmicroelectronics technology,memory devices have shown the developing trends toward large capacity,fast speed and low power.Static random accessmemory(SRAM),as amember of thememory device family,has made significantadvances recently,and has been w idely applied in computer,communication and high speed data exchange systems.Butas the capacity of thememory continues to increase,IO flip speed becomes faster,and the power system puts forward higher requirements.Based on the SRAM application system,this paper introduces the problemsof the SRAM chip power system in detail, and proposesan evaluationmethod of SRAM powerbased on system level.
SRAM;power system;evaluationmethod
TP333
A
1008-6609(2017)06-0039-03
梁思文(1987-),男,遼寧撫順人,本科,工程師,研究方向?yàn)槟M集成電路設(shè)計(jì)。