賈柱良 杜 明 黃閣飛

（國微電子有限公司，廣東 深圳 518057）

一種由反相器構(gòu)成的全定制時鐘樹

賈柱良 杜 明 黃閣飛

（國微電子有限公司，廣東 深圳 518057）

本文介紹了一種由反相器構(gòu)成的全定制時鐘樹，采用clockmesh+H_tree結(jié)構(gòu)；通過virtuoso畫出來的版圖對稱性更好，然后提取lef和lib導入設(shè)計中。設(shè)計的時鐘樹具有時鐘延時低、低skew等優(yōu)點。

全定制時鐘樹；clockmesh+H_tree；低skew

1 引言

隨著集成電路的飛速發(fā)展，特征尺寸越來越小，芯片規(guī)模越來越大，芯片的工作頻率也在不斷提高。此時，時鐘樹綜合也在芯片設(shè)計中成了一個重點難點。一個好的時鐘樹，可以使芯片更容易收斂，能夠縮短芯片從后端設(shè)計到芯片上市的時間[1]。本文提出了一種全定制的clockmesh+H_tree結(jié)構(gòu)的時鐘樹，能夠有效降低時鐘延時，減小時鐘樹skew，提高設(shè)計效率。

2 定制時鐘樹

在innovus中一般提供了平衡樹、clockmesh、H_tree等時鐘分布方式，我們在這里采用全定制的clockmesh+H_tree結(jié)構(gòu)；clockmesh結(jié)構(gòu)的時鐘樹具有時鐘長度小、延時小等優(yōu)點，但有局部skew值會較大，影響時序收斂；H_tree結(jié)構(gòu)理論上講從中心到各個節(jié)點的距離是相等的，所以信號延時也是一樣，skew值理論上可以為0，由此運用在clockmesh中可以彌補其局部skew值較大的缺點[2]。

clockmesh+H_tree結(jié)構(gòu)的時鐘樹結(jié)構(gòu)如圖1所示，主要由H_tree、時鐘網(wǎng)格與local_tree三部分組成。時鐘信號從時鐘源通過H_tree到時鐘網(wǎng)格上，然后到附近的local_tree的輸入端，再通過反相器接入到SRAM的CLK端。由于時鐘樹是全定制模塊，所以時鐘樹可以按照理想排布，時鐘輸出端靠近SRAM時鐘端放置，全定制的時鐘結(jié)構(gòu)具有高度對稱、時鐘長度短、走線長度短等特點。

圖1 定制時鐘樹結(jié)構(gòu)示意圖

3 時鐘樹設(shè)計實例

本章以一個65nm工藝下250MHZ的同步單端口SRAM的時鐘樹設(shè)計方法為例，介紹了全定制時鐘樹設(shè)計以及應(yīng)用到innovus中的實際情況；該設(shè)計面積為11540um*9040um，全定制時鐘樹面積為9736um*6411um，且通過Hspice仿真提取其延遲信息，將其寫入SDC約束文件中，通過PT分析驗證了該時鐘樹的時鐘長度短、時鐘延時小、時鐘偏差小的特點。

3.1 SRAM布局

芯片一共用到了128個SRAM模塊，其中由兩個18位的SRAM組成一個36位的SRAM，所以在floorplan的時候豎直的兩個SRAM組成36位的SRAM，通過對稱擺放做到X軸對稱排列，如圖2所示；在virtuoso中設(shè)計clockmesh的時候?qū)r鐘樹的輸出端靠近兩個SRAM的時鐘端擺放，提高速度、降低時鐘延時。

圖2 SRAM布局圖

3.2 時鐘樹定制

如圖3所示為定制時鐘樹的H_tree結(jié)構(gòu)，由兩級H_tree組成，定制時鐘樹經(jīng)過3級INV到達了clockmesh時鐘網(wǎng)格，H_tree的起點在版圖中心，每一級H_tree的輸出到下一級輸入的走線環(huán)境、長度、寄生電阻電容都幾乎一致，同時每一級反相器根據(jù)走線長度都有不同的驅(qū)動能力，保證到能同時到達時鐘網(wǎng)絡(luò)。

如下圖4所示為clockmesh的時鐘網(wǎng)絡(luò)，時鐘信號通過H_tree到達時鐘網(wǎng)格，再通過全局時鐘樹網(wǎng)絡(luò)到達就近的local_tree，通過反相器到達SRAM的CLK端。

圖3 H_tree結(jié)構(gòu)

圖4 時鐘網(wǎng)絡(luò)

3.3 全定制時鐘樹延時確定

由于該時鐘樹是全定制時鐘樹，所以自動布局布線工具innovus不能查找到其時序信息，這時候需要通過仿真工具獲得其各支路延時信息；本設(shè)計采用Hspice仿真，獲得其延時信息，操作流程如下：

(1)采用Assura-QRC流程提取全定制時鐘樹的各個corner下的寄生信息，提取格式為Hspice格式；再通過Hspice仿真得到其延時信息，生成各個corner的lib文件；

(2)將lib文件導入設(shè)計中，完成時鐘樹延時的反標，完成時序收斂后導出設(shè)計進行DRC、LVS等驗證；

(3)由于實際設(shè)計中會有各種信號線與電源地線的影響，時鐘樹網(wǎng)絡(luò)上的電容會有增大，所以（2）中導出設(shè)計后單獨提出時鐘樹版圖與金屬線網(wǎng)，提取寄生文件，重新進行仿真并生成lib文件，導入設(shè)計中進行ECO優(yōu)化，這時候的改動就不會太大，所以記錄在innovus中的ECO優(yōu)化記錄，然后在版圖中對應(yīng)的地方參照innovus中的布局布線進行修改，使環(huán)境盡量一致。

從Hspice仿真結(jié)果得知，時鐘樹絕對延時為1.19ns，時鐘偏差skew值小于37ps。

4 總結(jié)

本文通過大面積時鐘樹延時、時鐘偏差考慮，設(shè)計了一種由反向器組成的具有clockmesh與H_tree結(jié)構(gòu)的全定制時鐘樹；通過SRAM的對稱排列與H_tree的設(shè)計規(guī)則性解決了clockmesh局部skew值偏大的影響，同時采用4級反相器結(jié)構(gòu)并設(shè)計每一級的驅(qū)動能力都足夠，通過迭代仿真使時鐘樹情況更真實。結(jié)論表明，該定制時鐘樹具有時鐘長度小、時鐘線延時小、時鐘偏差skew小的特點。

[1]鄧堯之．一種高效時鐘樹綜合實現(xiàn)方法[D]．北京：北京工業(yè)大學，2012．

[2]陳彥白．Fishbone和CTS時鐘樹的比較[D]．上海：復旦大學，2008．

A FullCustom Clock Tree Consisted of Inverter

Jia Zhuliang Du M ing Huang Gefei
(Shenzhen StateM icroelectronicsCo.,Ltd.,Shenzhen 518057,Guangdong)

This paper introduces a full custom clock tree consisted of inverter,which uses the clockmesh and H_tree structure. The layoutdrew by virtuoso has better symmetrical characteristic.Then the lef and lib filesare extracted and input to the design.The clock treehas theadvantagesof smalldelay and lower skew

full-custom clock tree；clockmesh and H_tree;lower skew

TN47

A

1008-6609(2017)06-0037-02

賈柱良（1979-），男，湖南永州人，碩士研究生，工程師，研究方向為集成電路設(shè)計。