邱文靜

（南京熊貓漢達(dá)科技有限公司，江蘇 南京 210014）

一種全數(shù)字接收機(jī)的定時(shí)同步與載波大頻偏估計(jì)方法設(shè)計(jì)與實(shí)現(xiàn)

邱文靜

（南京熊貓漢達(dá)科技有限公司，江蘇 南京 210014）

文章根據(jù)實(shí)際需求采用了先校正頻偏然后再進(jìn)行定時(shí)同步的方法。其中，頻率估計(jì)采用了分段FFT相位差法，該方法不需要位定時(shí)輔助，可以對大頻偏進(jìn)行估計(jì)；定時(shí)同步采用了便于工程實(shí)現(xiàn)的Gardner定時(shí)同步環(huán)，插值器選用了結(jié)構(gòu)簡單插值精度高的三角函數(shù)內(nèi)插法。

頻率估計(jì)；定時(shí)同步；三角函數(shù)內(nèi)插法

全數(shù)字接收機(jī)必須解決3個(gè)載波頻率誤差估計(jì)、符號定時(shí)誤差估計(jì)和載波相位誤差估計(jì)。頻率誤差估計(jì)又分為大頻偏條件下的估計(jì)和小頻偏條件下的估計(jì)。小頻偏一般指頻率誤差小于0.1倍符號速率，而大頻偏則指的是頻率誤差遠(yuǎn)超過0.1倍符號速率。當(dāng)前主流的位定時(shí)同步算法對信號的頻偏有嚴(yán)格的要求，頻偏超過0.1倍符號速率時(shí)定時(shí)同步性能迅速惡化。這就要求數(shù)字接收機(jī)需要先進(jìn)行大頻偏誤差估計(jì)，使得殘留頻差值小于0.1倍符號速率，然后再進(jìn)行位定時(shí)同步。

本文根據(jù)實(shí)際需求，設(shè)計(jì)了一種適用于PSK調(diào)制方式的通用位定時(shí)同步與載波大頻偏估計(jì)的方法。其中的頻偏估計(jì)采用的是一種利用分段DFT頻譜的相位差的方法，可以采用快速傅氏變換（Fast Fourier Transformation，F(xiàn)FT），運(yùn)算速度快，特別適合于實(shí)時(shí)信號處理；位定時(shí)同步部分采用了適合于FPGA實(shí)現(xiàn)的、結(jié)構(gòu)簡單、內(nèi)插精度高的三角函數(shù)內(nèi)插算法的Gardner位同步環(huán)。該方法已經(jīng)進(jìn)行了MATLAB仿真、Modelsim仿真，并完成了FPGA實(shí)現(xiàn)，應(yīng)用到了實(shí)際系統(tǒng)中。

1 頻偏估計(jì)原理推導(dǎo)

將不攜帶調(diào)制信息的載波信號進(jìn)行采樣，采樣率為fs，選取連續(xù)兩段，每段采樣點(diǎn)數(shù)都為N，得到兩個(gè)離散序列。第一段為x1(n)=acos(2πnf0/fs+θ0)，第二段為x2(n)=acos(2πnf0/fs+θ1)，其中a為原始信號幅度，f0為載波頻率，θ0和θ1為兩端信號的初始相位。

對兩段信號進(jìn)行N點(diǎn)FFT運(yùn)算，可以得出f0=fs（k+Δk)/N，k為幅度最大值的位置，Δk是頻率校正分量。由于兩段信號連續(xù)，所以簡化處理后可得出相位之間的關(guān)系為θ1－θ0=2πΔk。由兩段加相同窗函數(shù)的信號FFT變換后的相頻函數(shù)在窗函數(shù)主瓣內(nèi)的關(guān)系可以得出Δθ=θ1－θ0=θk1－θk0，其中的θk=arctan=（Ik/Rk），Ik，Rk為幅度最大值譜線的虛部和實(shí)部。由此可以得出Δk=Δθ/2π。當(dāng)Δθ□（﹣π，π）時(shí)，需要對相位差進(jìn)行調(diào)整，便可得出調(diào)整后的頻率校正量為

2 位定時(shí)同步環(huán)路模型

本文采用的位定時(shí)同步環(huán)模型是基于Gardner插值算法的。主要由內(nèi)插濾波器、定時(shí)誤差檢測（Timing Error Detection，TED）、環(huán)路濾波器和控制器4部分組成，其基本結(jié)構(gòu)如圖1所示。

在全數(shù)字接收機(jī)中，最佳采樣點(diǎn)不是通過采用得到的，必須通過定時(shí)誤差估計(jì)控制內(nèi)插濾波器對采樣數(shù)據(jù)進(jìn)行插值運(yùn)算，從而得到最佳采樣點(diǎn)的近似值。在該模型中，定時(shí)誤差檢測模塊產(chǎn)生誤差信號，經(jīng)過環(huán)路濾波和控制器運(yùn)算后產(chǎn)生插值控制信息，內(nèi)插濾波器通過反饋過來的插值控制信息進(jìn)行插值操作，產(chǎn)生的數(shù)據(jù)送給TED模塊產(chǎn)生新的定時(shí)誤差信號，以逐步調(diào)整內(nèi)插時(shí)刻，從而使信號盡可能地接近最佳采樣點(diǎn)的值。

圖1 Gardner位定時(shí)環(huán)路結(jié)構(gòu)

3 仿真與實(shí)現(xiàn)

為了驗(yàn)證算法的準(zhǔn)確性，本文從以下兩個(gè)方面進(jìn)行了仿真。

3.1 頻偏估計(jì)部分

仿真數(shù)據(jù)源為真實(shí)設(shè)備發(fā)送的帶頻差的信號，采用BPSK的調(diào)制方式，成型濾波器的滾降系數(shù)為1，本端使用signaltap將收到的信號采樣并存為txt文件，讀入MATLAB程序中，進(jìn)行仿真，其中signaltap的采樣時(shí)鐘為1.228 8 MHz，信號的符號速率為19.2 K。仿真中取兩段連續(xù)數(shù)據(jù)，每段長度2 048，進(jìn)行FFT運(yùn)算。其仿真結(jié)果如圖2所示，其中1，3為對頻差和初始相位進(jìn)行補(bǔ)償之后的信號波形，2，4為原始的信號波形。仿真數(shù)據(jù)中頻率的校正值為﹣2.1621e+004，大于信號的符號速率。由此可以得出該方法能實(shí)現(xiàn)對大頻偏的準(zhǔn)確估計(jì)。

圖2 MATLAB頻偏估計(jì)仿真結(jié)果

3.2 位定時(shí)同步環(huán)路部分

本文的位定時(shí)同步環(huán)路中內(nèi)插濾波器選用了內(nèi)插精度高、適合于FPGA實(shí)現(xiàn)的三角函數(shù)內(nèi)插濾波器，N為4時(shí)能夠滿足精度要求，且此時(shí)算法的實(shí)現(xiàn)結(jié)構(gòu)非常簡單，使用乘法器的數(shù)量少。其MATLAB描述如圖3所示。

圖3 三角函數(shù)內(nèi)插算法MATLAB程序

仿真利用MATLAB搭建發(fā)端平臺(tái)，采用BPSK調(diào)制方式，升余弦濾波器的滾降系數(shù)為1，經(jīng)過每個(gè)符號4個(gè)點(diǎn)成型濾波之后又進(jìn)行512點(diǎn)的內(nèi)插。接收端抽取值設(shè)置為511，然后再進(jìn)行每個(gè)符號4個(gè)點(diǎn)的匹配濾波，即本端采樣周期與1/4個(gè)符號周期相比較偏小1/512個(gè)符號周期，則此時(shí)采樣數(shù)據(jù)存在定時(shí)頻偏。其仿真結(jié)果如圖4所示，分別表示插值間隔μ，定時(shí)檢測誤差以及環(huán)路濾波器輸出的NCO的控制字，仿真結(jié)果表明當(dāng)存在定時(shí)頻偏時(shí)，μ也能夠很快穩(wěn)定下來，定時(shí)誤差也以較快速度收斂，此方法性能良好。

圖4 MATLAB位定時(shí)環(huán)路仿真結(jié)果

本文的設(shè)計(jì)方法同時(shí)在Modelsim上進(jìn)行了仿真，仿真結(jié)果分別如圖5和圖6所示，其中圖5表示存在定時(shí)頻偏時(shí)，插值間隔的仿真結(jié)果，可以看出，μ也能夠很快穩(wěn)定下來；圖6則當(dāng)輸入信號為純載波信號時(shí)，該模塊很好地完成了頻偏補(bǔ)償功能，輸出信號為直流，這就從另外一個(gè)方面證明了該模塊的頻率估計(jì)是準(zhǔn)確的。

圖5 Modelsim插值間隔仿真結(jié)果

圖6 Modelsim頻偏估計(jì)仿真結(jié)果

4 結(jié)語

本文設(shè)計(jì)并實(shí)現(xiàn)了一種適用于PSK調(diào)制方式通用位定時(shí)同步與載波大頻偏估計(jì)的方法，并進(jìn)行了MATLAB仿真、Modelsim仿真以及FPGA實(shí)現(xiàn)。該方法校正接收端信號可能攜帶的較大頻差的同時(shí)完成了定時(shí)同步，為后續(xù)精確的載波同步以及解調(diào)提供了條件。仿真和實(shí)際測試表明該設(shè)計(jì)方法性能良好、穩(wěn)定可靠。

[1]張公禮.全數(shù)字接收機(jī)理論與技術(shù)[M].北京：科學(xué)出版社，2005.

[2]PROAKIS JG.Digital Communication[M].New York：McGraw-Hill，1995.

[3]謝明，張曉飛，丁康.頻譜分析中用于相位和頻率校正的相位差校正法[J].振動(dòng)工程學(xué)報(bào)，1999（4）：454-459.

[4]GARDNER FM. A BPSK/QPSK timing-error detector for sampled receivers[J].IEEE Transcations on Communication，1986，34:423-429.

[5]GARDNER FM. Interpolation in digital modems-Part I: fundamentals[J].IEEE Transcations on Communication，1993（41）：501-507.

[6]ERUP L，GARDNER FM，HARRIS RA. Interpolation in digital modems-Part II: implementation and performance[J].IEEE Transcations on Communication，1993（41）：998-1008.

[7]DENGWEI F，ALAN N. WILLSON. Trigonometric Polynomial Interpolation for Timing Recovery[J].IEEE Transactions on Circuits and Systems，2005（2）：338-349.

Design and implementation of a method for timing synchronization and large frequency offset estimation in all digital receiver

Qiu Wenjing
（Nanjing Panda Handa Technology Co., Ltd., Nanjing 210014, China）

According to the actual needs, this paper adopts a method that frequency offset correction firstly and then timing synchronization. In this case, the frequency estimation adopts the segmented FFT phase difference method, which can work with no timing synchronization aid, and can estimate the large frequency offset. The timing synchronization adopts the Gardner timing synchronization loop, which is easy to be engineering realized. The interpolator selects the trigonometric polynomial interpolation, which has a simple structure and high interpolation accuracy.

frequency estimation; timing synchronization; trigonometric polynomial interpolation

邱文靜（1982— ），女，江蘇南京。