胡曉峰，王紅亮，彭晴晴

（1.中北大學 電子測試技術國家重點實驗室，山西 太原 030051；2.中國兵器工業(yè)集團第207研究所，山西 太原 030051）

可擴展級聯(lián)式機載數據采集系統(tǒng)設計

胡曉峰1，王紅亮1，彭晴晴2

（1.中北大學 電子測試技術國家重點實驗室，山西 太原 030051；2.中國兵器工業(yè)集團第207研究所，山西 太原 030051）

為實時采集飛行器艙體各部位的振動、沖擊、壓力等多路信號，設計一種通道可自由擴展的級聯(lián)式機載數據采集系統(tǒng)。以FPGA為核心控制器設計基礎模塊和傳感器采集模塊，通過將多個采集模塊堆疊級聯(lián)的方式實現對任意通道的擴展。采集模塊內置信號調理和采集電路、存儲和控制電路，采集數據按通道編幀后分層存儲?；A模塊通過級聯(lián)總線發(fā)送觸發(fā)或讀數指令，控制采集進程，并利用LVDS電纜將數據上傳到計算機進行波形分析。實際測試表明：該系統(tǒng)能根據應用需求靈活擴展通道數量，同步采集時單通道采樣率≥300kS/s，電壓轉換誤差＜0.2%，具備體積小、易維護等特點。

數據采集；通道擴展；級聯(lián)；低壓差分信號

0 引 言

在飛行器艙體測控系統(tǒng)中，對振動、沖擊、壓力、應變等多路信號的采集和分析是設備研發(fā)的重要一環(huán)。機載數據采集系統(tǒng)由于長時間工作在高速、高溫、強振等惡劣環(huán)境下，對儀器結構和可靠性設計要求都較高[1-2]。為了解決當前數據采集系統(tǒng)存在的儀器體積過大、安裝維護不便、通道固化、連線復雜等突出問題[3-4]，本文采用級聯(lián)式總線通信模式，設計了一種通道可自由擴展的機載數據采集系統(tǒng)。

級聯(lián)式總線通信模式在網絡交換機的數據傳輸中較為常見，采用級聯(lián)結構不僅可以簡化采集系統(tǒng)的物理接線方式，還便于對掛載在總線上的各個數據通道集中管理[5]。為了實現自由擴展的目的，本系統(tǒng)利用總線通信協(xié)議，將獨立工作的采集模塊層層堆疊，通過控制總線和數據總線實現采集模塊與基礎模塊之間的數據傳輸。各模塊內置獨立控制器，當采集模塊的數量發(fā)生變化時，不會對系統(tǒng)中的其他部分產生影響，通過增減采集模塊的數量即可實現對任意通道的擴展，無需調整基礎模塊。

1 系統(tǒng)設計

艙體振動或壓力傳感器輸出的模擬信號帶寬約為40 kHz，峰峰值約為250 mV，為滿足多節(jié)點測試要求，本系統(tǒng)采用XILINX公司生產的SPARTAN6 FPGA作為核心控制器，將采集系統(tǒng)劃分為基礎模塊和傳感器采集模塊兩部分。系統(tǒng)組成框圖如圖1所示。

在采集模塊設計中，單個采集模塊外接3路壓阻式傳感器，傳感器輸入信號經過放大、低通濾波和阻抗匹配后進入3路獨立A/D轉換器，在FPGA的控制下模擬信號被逐路選通并采集；采集數據以一定的幀格式經過緩存后被寫入Flash存儲器；當采集模塊收到讀數指令后，FPGA控制器將采集數據按照串行通信協(xié)議送入基礎模塊中。采集系統(tǒng)的觸發(fā)和讀數由基礎模塊統(tǒng)一管理，基礎模塊一方面與上位機實時通信，將采集指令發(fā)送給各采集單元；另一方面讀取各采集模塊中的數據，并將數據通過LVDS接口芯片以差分碼流的形式上傳到計算機進行波形分析。基礎模塊與采集模塊之間通過插針連接，通信協(xié)議自行設定。

2 硬件設計

為了滿足自由擴展采集通道數量的設計要求，每個采集模塊都采用相同的硬件設計，使用RFID芯片對模塊“身份”進行標識[6]。采集模塊硬件設計主要包括信號調理電路、A/D轉換電路和存儲控制模塊等；基礎模塊設計主要包括觸發(fā)管理、通信總線、LVDS接口電路等部分。

2.1 信號調理與采集電路設計

圖1 級聯(lián)式機載數據采集系統(tǒng)框圖

機載加速度傳感器的輸出為數百毫伏的微弱電壓信號，為了匹配A/D轉換芯片的輸入量程，系統(tǒng)設計了前端儀表放大器、低通濾波電路和電壓跟隨器對信號進行調理，信號調理電路如圖2所示。傳感器輸出的差分信號VIN+和VIN-通過耦合電容C1和C2進入儀表放大器AD8226的輸入端，為滿足AD8226的工作要求，使用偏置電壓REF1將基準電壓嵌位在1.25V。AD8226是一款高精度、寬增益的儀表放大器[7]，在1～1 000的增益范圍內使用單電源供電，通過調節(jié)外接電阻RG（圖2中的R3+R4）的大小就可以方便設置放大倍數，具體計算公式為

根據實際需要，本文設計使用5.5kΩ的串聯(lián)電阻將輸入信號放大10倍后送入濾波電路。

飛行器各設備之間存在較多串擾信號，這些串擾信號產生的高頻雜波容易使輸出波形產生尖峰毛刺。為了獲得平滑的波形曲線，在A/D轉換電路前設置了2階低通濾波電路[8-9]。在圖2中，電阻R5、R6和電容C3、C4與AD8606組成2階有源巴特沃斯低通濾波器，阻帶衰減率為每倍頻12dB。AD8606為內置雙運放芯片，一方面為AD8226提供1.25V的偏置電壓；另一方面以電壓跟隨器的形式將濾波信號送給A/D轉換芯片，實現輸出端的阻抗匹配。由于機載設備輸出的振動或沖擊信號最高頻率不超過40 kHz，故將濾波器截止頻率設置為

使用ADI公司的12位ADC芯片AD7495作為模數轉換器，該芯片的輸入為0～2.5V的電壓信號，轉換數據以串行方式輸出，單通道最高采樣率為1MS/s，完全滿足對機載設備振動信號的采集需求，采集電路如圖2所示。

2.2 存儲控制模塊設計

Flash芯片采用Micron公司的MT29F16G08-ABABAWP芯片，存儲容量為16GB，接口位寬為8位。由于3路ADC獨立工作，采集模塊使用3路FIFO對A/D轉換芯片輸出的串行數據進行緩存，以通道掃描的方式依次判斷FIFO的狀態(tài)并讀數。為使數據采樣速率保持在平衡態(tài)，需對緩存FIFO達到半滿狀態(tài)的通道優(yōu)先讀數，避免3路數據在存儲時發(fā)生沖突。為了區(qū)別不同采集通道的數據，在數據寫入Flash之前先對其添加2 bit的通道標志位，將采集數據編幀處理。數據存儲控制結構如圖3所示。

圖2 調理與采集電路原理圖

圖3 數據存儲控制結構圖

擴展之后單幀采集數據占用兩個字節(jié)的存儲空間，其中低bit11～0為A/D有效數據位，bit13和bit12為通道標志位，bit15和bit14為校驗位。寫Flash時先寫入低8位，后寫高8位。

2.3 系統(tǒng)總線設計

基礎模塊具有外部觸發(fā)和軟件觸發(fā)2種觸發(fā)方式。外部觸發(fā)有效時，所有的采集模塊處于采集狀態(tài)；軟件觸發(fā)有效時，可以控制一個或多個采集模塊工作。根據全雙工的設計要求，基礎模塊向采集模塊發(fā)送的命令形式主要包括采集、讀數、擦除和重新發(fā)送等，模塊間的通信命令幀格式如表1所示。

表1 數據通信命令幀格式

本通信系統(tǒng)將幀頭設定為0XF0，幀尾設定為0X0F，讀數、擦除和重新發(fā)送指令分別設定為0X11、0X21和0X31。將指令信號最低位取反作為相應的取消指令，例如將讀數指令設為0X11，停止讀數指令則設為0X10。采集指令分為外部觸發(fā)和軟件觸發(fā)兩種形式，分別設定為0X41和0X51。當采集指令為外部觸發(fā)時，命令幀中省去模塊編號和通道編號，直接發(fā)送幀尾標志。

2.4 LVDS通信接口設計

基礎模塊收到采集數據后需要通過15 m長的電纜將數據上傳到計算機進行處理。為了提高抗干擾能力、降低傳輸誤碼率，采用TI公司生產的LVDS接口芯片SN65LV1023和SN65LV1224實現長線數據傳輸[10]。在數據發(fā)送端使用CLC001芯片對LVDS信號進行預加重處理，在接收端使用CLC014芯片對信號進行均衡[11]。該LVDS芯片組為10位總線型應用芯片，對不同的傳輸速率具有自適應能力，時鐘頻率范圍為10～66MHz，最高數據率達790Mb/s。數據發(fā)送和接收結構圖如圖4所示。

圖4 數據發(fā)送和接收結構圖

3 應用程序設計

3.1 讀數程序設計

基礎模塊發(fā)送讀數指令和接收數據的工作流程圖如圖5所示。系統(tǒng)上電完成初始化設置后，開始接收上位機的讀數指令，并按照通信協(xié)議將要讀取的模塊編號和通道信息寫入命令幀中。系統(tǒng)對多個采集模塊讀取數據時，基礎模塊對各個采集模塊輪流發(fā)送采集指令。當發(fā)送完對第i個采集模塊的讀數命令后，將接收數據使能端EN置為有效，開始接收地址為i的采集模塊的數據。若數據在傳送過程中出現誤碼導致校驗失敗，基礎模塊將發(fā)出重新發(fā)送數據的請求。校驗成功的數據被寫入基礎模塊的緩存FIFO中，之后開始讀取下一個采集模塊中的數據。

3.2 采集程序設計

數據采集的工作流程圖如圖6所示。初始化結束后采集模塊開始接收系統(tǒng)指令，并將指令中的地址信息與自身序列號進行比對，只有信息匹配成功后采集模塊才會接收采集指令并啟動相應的采集通道。當采集模塊中的多個通道同時被選通時，使用通道掃描的方式依次選通各通道，并將采集數據寫入存儲器中。

圖5 基礎模塊讀數流程圖

圖6 數據采集工作流程圖

4 系統(tǒng)測試

使用信號發(fā)生器作為模擬信號源，輸出頻率為10 kHz、峰峰值為250 mV的正弦波信號；根據艙體振動信號的輸出帶寬，將A/D采樣頻率設置為300kS/s，數據采集速率為1.8MB/s。為了測試系統(tǒng)的同步采集性能，把3路輸入信號線接在同一采樣點上，將采集數據編幀后上傳至計算機，導出其中一路波形解析文件如圖7所示。

圖7 正弦波波形解析文件

上位機收到采集數據以后，按照幀結構解析波形數據，取5次測量結果的平均值，按照AD7495電壓轉換公式反向計算可得到電壓測量值，測量結果如表2所示。經計算可知，系統(tǒng)采集到的電壓幅值與被測值誤差小于0.2%，滿足振動信號的采集精度需求。

圖8 采集數據波形圖

表2 測量結果

為進一步驗證采集系統(tǒng)的性能，采用多模塊疊加的級聯(lián)模式對數據進行采集和分析。采集結束后通過上位機選擇并讀取4號采集模塊中的數據，其中3個采集通道的波形顯示結果如圖8所示。由圖可知，雖然3路A/D轉換器在采集過程中存在通道掃描的先后順序，但FPGA的掃描速度為納秒級，遠高于ADC的量化和編碼過程，系統(tǒng)對模擬信號的采集達到了偽同步的效果，由此進一步證明了采集系統(tǒng)的可靠性。

5 結束語

本文設計以FPGA為核心控制器，使用級聯(lián)式總線通信方式，將各個傳感器采集模塊堆疊起來，形成一種通道可自由擴展的機載數據采集系統(tǒng)。采集模塊之間采用插針連接，結構設計遵守相同的電氣標準，簡化了儀器的物理接線方式。針對裝備測試過程中不能靈活擴展采集通道的問題，提出了一種有效的解決方法。

[1]霍朝暉，魏建新，覃燕.飛行試驗機載網絡數據采集與分析技術[J].現代電子技術，2011，34（11）：144-147.

[2] 向建軍，夏海寶，許蘊山.基于DSP的機載數據采集記錄系統(tǒng)的設計[J].航空計算技術，2011，41（3）：106-109.

[3] 胡海濤，索濤，李玉龍，等.飛機結構振動監(jiān)測用微型測試系統(tǒng)研制[J].實驗力學，2014，29（1）：12-17.

[4]田方正，皇甫大宏，沙永忠.新一代機載數據采集系統(tǒng)的發(fā)展綜述[J].測控技術，2007，26（3）：16-18.

[5] 甄國涌，郝曉鵬.基于級聯(lián)模式的多通道數據采集系統(tǒng)設計[J].自動化與儀表，2011，26（2）：50-52.

[6] 孫克輝，熊遷.集成電路RFID芯片測試系統(tǒng)設計與實現[J].儀表技術與傳感器，2013（11）：44-46.

[7] 趙亮，劉先勇，袁長迎，等.微弱信號調理電路的設計及研究[J].西南科技大學學報，2010，25（1）：64-67.

[8] 曹恒，秦穎頎，王春，等.兩線制IEPE傳感器前置信號調理電路[J].儀表技術與傳感器，2012（11）：160-162.

[9]史志輝，林君，周逢道.基于虛擬儀器的高準確度同步采集系統(tǒng)[J].中國測試，2016，42（2）：67-70.

[10]儲成君.基于FPGA的多通道模數混合采集裝置的設計及實現[D].太原：中北大學，2014.

[11]張小軍，廖風強，王錄濤，等.多通道高速串行LVDS信號解串器設計[J].電子測量技術，2013（4）：63-67.

（編輯：商丹丹）

Design of extension cascade airborne data acquisition system

HU Xiaofeng1，WANG Hongliang1，PENG Qingqing2
（1.National Key Laboratory for Electronic Measurement Technology，North University of China，Taiyuan 030051，China；2.Chinese Ordance Industry Group 207 Research Institute，Taiyuan 030051，China）

A cascade airborne data acquisition system with extended channels was designed for real-time acquisition of vibration，shock and pressure signals from various parts of aircraft cabin.The basic module and sensor acquisition module applied FPGA as the core controller，and the extension of any channel was realized by stacking modules in a stack.Acquisition module was built with signal conditioning and acquisition circuit，storage and control circuit，and the data was stored by layer in frame of channels.Basic module transmitted the trigger or read instruction via cascade bus to control the acquisition process，and uploaded data to the computer for waveform analysis through LVDS cable.The test shows that the instrument could extend the number of channels flexibly according to the application requirements.The single channel sampling rate was not less than 300 kS/s in synchronous acquisition，and voltage conversion error was lower than 0.2%，which had characteristics of small size and easy maintenance.

data acquisition；channel extension；cascading；LVDS

A

1674-5124（2017）06-0083-05

10.11857/j.issn.1674-5124.2017.06.018

2016-10-05；

2016-11-16

國家自然科學基金項目（51425505）

胡曉峰（1990-），男，山西臨汾市人，碩士研究生，專業(yè)方向為振動和沖擊數據采集系統(tǒng)。