曹靚，王文，封晴

（中國電子科技集團公司第五十八研究所，江蘇無錫214072）

一種帶自刷新功能的三模冗余觸發(fā)器設(shè)計

曹靚，王文，封晴

（中國電子科技集團公司第五十八研究所，江蘇無錫214072）

隨著體硅CMOS電路工藝尺寸的不斷縮小，數(shù)字電路在宇宙空間中受到的單粒子效應(yīng)愈發(fā)嚴(yán)重。特別是觸發(fā)器結(jié)構(gòu)電路，單粒子效應(yīng)中的單粒子翻轉(zhuǎn)效應(yīng)會造成觸發(fā)器內(nèi)部存儲的數(shù)據(jù)發(fā)生錯亂，影響電路正常工作。提出了一種帶自刷新功能的三模冗余觸發(fā)器設(shè)計，改進了傳統(tǒng)三模冗余觸發(fā)器設(shè)計只表決修正輸出不刷新錯誤數(shù)據(jù)的不足。

單粒子翻轉(zhuǎn)；抗輻射加固；觸發(fā)器；三模冗余

1 引言

隨著工藝技術(shù)的發(fā)展，器件尺寸縮小，集成電路集成的晶體管密度提高，隨著工作頻率的不斷增加以及工作電壓的降低，數(shù)字電路中的單粒子效應(yīng)影響越來越嚴(yán)重[1～3]。當(dāng)宇宙射線或其他帶電粒子射入器件的耗盡區(qū)，會引起耗盡區(qū)電離，從而產(chǎn)生電離通道。若粒子能量足夠高，電離通道可進入襯底，形成形狀像漏斗的電離等離子區(qū)。電離等離子區(qū)里等離子體密度可較襯底摻雜高出幾個數(shù)量級，這樣的等離子體周圍的耗盡區(qū)被中和，耗盡層消失。電離通道的電荷在電場的作用下，空穴被驅(qū)趕到襯底，電子被吸引到正電極。如果該電荷量可與存儲的信息電荷量比擬，就可能改變單元的狀態(tài)，也就產(chǎn)生了軟錯誤，這種錯誤稱之為單粒子翻轉(zhuǎn)（Single-Event Upset）。

目前對單粒子翻轉(zhuǎn)效應(yīng)的加固方法主要是設(shè)計加固，針對帶有存儲結(jié)構(gòu)的單元如觸發(fā)器等，較為常見的加固設(shè)計方法為三模冗余[5]，采用三個相同模塊同時執(zhí)行相同的操作，三路信號通過表決，以少數(shù)服從多數(shù)的原則作為輸出，只要不出現(xiàn)兩個模塊同時發(fā)生SEU，就可以屏蔽掉錯誤，保證最終輸出的正確性。

傳統(tǒng)的三模冗余設(shè)計雖然通過表決屏蔽了錯誤輸出，但是發(fā)生錯誤的模塊中的錯誤數(shù)據(jù)在下個時鐘周期到來前依然存在。在特殊的應(yīng)用環(huán)境下，如時鐘周期較長或者非連續(xù)時鐘時，可能發(fā)生第二個模塊錯誤從而影響輸出。本文介紹了一種帶自刷新功能的三模冗余觸發(fā)器設(shè)計，可以在表決的同時糾正錯誤的數(shù)據(jù)，從而保證在各種應(yīng)用環(huán)境下系統(tǒng)功能的準(zhǔn)確性。

2 電路設(shè)計

2.1 傳統(tǒng)結(jié)構(gòu)三模冗余設(shè)計

圖1所示為一種典型的傳統(tǒng)型三模冗余觸發(fā)器，三個觸發(fā)器并行排布，擁有相同的輸入和時鐘端口，三個觸發(fā)器的輸出信號通過一個MUX形式的表決器結(jié)構(gòu)進行輸出，兩個觸發(fā)器的輸出A和B連接到表決器MUX的選擇端。

圖1 三模冗余結(jié)構(gòu)邏輯框圖

如果A和B都為邏輯“0”，那么MUX的D0端將被選擇作為輸出，D0端接地，因此最終輸出為邏輯“0”；同理，如果A和B都為邏輯“1”，那么D3端被選擇作為輸出，D3端接電源，因此最終輸出為邏輯“1”。如果A和B的信號因為發(fā)生了SEU而導(dǎo)致不同（01或者10），那么將選擇第三路觸發(fā)器輸出C作為最終輸出，由于C要么與A相同，要么與B相同，因此最終輸出為A、B、C三路中兩路相同的信號，即通過“表決”以少數(shù)服從多數(shù)的方式?jīng)Q定了輸出。

2.2 帶自刷新功能的三模冗余設(shè)計

圖1設(shè)計的三模冗余觸發(fā)器可以通過表決有效屏蔽SEU的錯誤輸出，但是在下個時鐘周期到來之前，錯誤信息依然儲存在觸發(fā)器中，不會被糾正。在一些特殊的應(yīng)用環(huán)境中，如果時鐘周期很長或者在非連續(xù)時鐘應(yīng)用環(huán)境下，在長時間的等待過程中，可能出現(xiàn)除已發(fā)生SEU的觸發(fā)器外，另一個觸發(fā)器也發(fā)生SEU的情況，這時候兩路錯誤信號會通過表決從而造成錯誤輸出。要避免以上情況的發(fā)生，最好的方法就是改進增加自刷新功能，在表決的同時將錯誤信息糾正，圖2所示為一種自刷新三模冗余觸發(fā)器設(shè)計。

設(shè)計原理是在三路并行觸發(fā)器每一個帶反饋的存儲結(jié)構(gòu)里，將反饋路徑上的反向器改為表決邏輯門。圖2中三路觸發(fā)器包含六個帶反饋存儲結(jié)構(gòu)，對其中每個反饋路徑的反向器均進行改造。前級（A、B、 C點）和后級（Q、Q0、Q1點）分別進行表決。舉例說明，假如A點信號因為SEU發(fā)生錯誤，那么在圓圈處的表決邏輯門會通過B、C的正確信號將A信號糾正，并且這個糾正過程是即時的，不需要等待時鐘或其他信號驅(qū)動。由于后級也采用了表決邏輯門設(shè)計，即使A點錯誤信號在糾正前被傳輸至Q0，那么在后級表決邏輯門也會被糾正，保證最終輸出的穩(wěn)定。

圖2 帶自刷新功能的三模冗余設(shè)計

表決邏輯門的邏輯圖如圖3所示，邏輯表達(dá)式為Y=V0&V1+V0&V2+V1&V2。

圖3 表決邏輯門邏輯圖

該三模冗余結(jié)構(gòu)與傳統(tǒng)三模冗余結(jié)構(gòu)相比會增大版圖面積，增大部分主要是由于傳統(tǒng)反饋路徑上的反向器變?yōu)楸頉Q邏輯門造成的。傳統(tǒng)三模冗余結(jié)構(gòu)的每一級觸發(fā)器包含最少12個MOS管，如圖4所示。反饋路徑上的反向器改為表決邏輯門后，原本2個MOS管組成的反向器變成了12個MOS管的表決邏輯門，額外增加了10個MOS管。由于1級觸發(fā)器包含2個反饋回路，因此，新結(jié)構(gòu)的每一級觸發(fā)器都將增加20個MOS管，即每一級觸發(fā)器都由12個MOS管增加到32個MOS管。整個新結(jié)構(gòu)將增加約60個MOS管，通過版圖合理布局，新結(jié)構(gòu)最終面積約為傳統(tǒng)三模冗余結(jié)構(gòu)的兩倍。

圖4 傳統(tǒng)三模冗余觸發(fā)器結(jié)構(gòu)圖

3 仿真分析

選用0.18 μm仿真模型，采用Hspice工具進行仿真分析，仿真偏置條件為：電源電壓2.25～2.75 V，溫度范圍-55～125℃。仿真結(jié)果如圖5所示。

圖5自刷新三模冗余觸發(fā)器仿真圖

圖5 中din0～din2為三個觸發(fā)器的激勵信號，q為最終輸出，clk1為驅(qū)動時鐘。整理仿真結(jié)果見表1。

表1 自刷新三模冗余觸發(fā)器功能仿真結(jié)果

4 試驗驗證

在中國電科第58所研制的抗輻射FPGA電路中應(yīng)用本文提出的帶自刷新功能的三模冗余設(shè)計對觸發(fā)器進行了加固，通過中國原子能科學(xué)研究院核物理研究所的HI-13串列加速器將FPGA配置為EDAC（Error Detection And Correction）功能，進行試驗驗證。試驗采用Ge粒子，試驗過程中功能未發(fā)生翻轉(zhuǎn)錯誤。經(jīng)驗證加固后的電路抗單粒子翻轉(zhuǎn)LET閾值達(dá)到37 MeV·cm2/mg以上，達(dá)到加固要求。

5 總結(jié)

本文提出了一種帶自刷新功能的三模冗余觸發(fā)器設(shè)計，主要思想是通過在每級觸發(fā)器每一個帶反饋的存儲結(jié)構(gòu)里，將反饋路徑上的反向器改為表決邏輯門，當(dāng)錯誤發(fā)生時通過表決將錯誤信息即時糾正。該方法為抗輻射集成電路設(shè)計提供了新的加固設(shè)計思路。

[1]S P Buchner,M P Baze.Single-event Transients in Fast Electronic Circuits[C].IEEE NSREC Short Course,2001:1-105.

[2]H T Nguyen,Y Yagil.A Systematic Approach to SER Estimation and Solutions[C].Proc.Int.Reliability Physics Symp,2003:60-70.

[3]D G Mavis,P H Eaton.Soft Error Rate Mitigation Techniques for Modern Microcircuits[C].Proc.Int.Reliability Physics Symp,2002,4:216-225.

[4]Quming Zhou,Kartik Mohanram.Gate Sizing to Radiation Harden Combinational Logic[C].IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2006,25(1):155-166.

[5]Ronald C Lacoe.Improving Integrated Circuit Performance Through the Application of Hardness-by-Design Methodology[J].IEEE Trans.Nucl.Sci,2008,55(4):1903-1925.

Design of Triple Modular Redundancy Flip-Flop with Self-Refresh Function

CAO Liang,WANG Wen,FENG Qing
（China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214072，China）

Digital logic technology scaling results in greater sensitivity to the radiation effect when used in space.Especially in date flip-flop,Single-Event Upset may make the data in flip-flop change and cause complete failure of circuit function.The paper introduces a design of TMR(Triple Modular Redundancy) flip-flop with self-refresh function,which improves the traditional design of TMR flip-flop that only corrects the outputthrough vote gate withoutrefreshing the error bits.

Single-EventUpset;radiation hardness;flip-flop;Triple Modular Redundancy

TN303

A

1681-1070（2017）07-0025-03

曹靚（1984—），男，江蘇無錫人，畢業(yè)于東南大學(xué)，工程師，現(xiàn)就職于中國電子科技集團第五十八研究所，主要從事抗輻照FPGA等電路設(shè)計工作。

2017-4-14