李嘉慧++梁勇

摘 要： 基于生物電信號(hào)的幅頻特性，研究了高精度、低噪聲和低功耗的信號(hào)采集與無(wú)線傳輸方法和優(yōu)化理論。通過SMIC 180 nm 1P6M標(biāo)準(zhǔn)CMOS工藝設(shè)計(jì)實(shí)現(xiàn)了一款用于自由活動(dòng)被測(cè)體的神經(jīng)電信號(hào)采集和無(wú)線傳輸芯片。主要論述了射頻電路設(shè)計(jì)，在該生物電信號(hào)采集和傳輸系統(tǒng)中采用無(wú)線方式對(duì)信號(hào)進(jìn)行傳輸，為了增加其通用性，兼顧板級(jí)天線互連及其面積尺寸，依據(jù)科學(xué)研究、教育和商用的開放頻段（2.4～2.438 GHz）對(duì)無(wú)線收發(fā)組件進(jìn)行研究和設(shè)計(jì)。

關(guān)鍵詞： 生物電信號(hào)； 集成電路； 無(wú)線傳輸； 低噪聲； 低功耗； CMOS

中圖分類號(hào)： TN4?34； TM417 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2017）11?0151?04

Research on wireless transmission SoC based on neural signal acquisition technology

LI Jiahui， LIANG Yong

（Henan University， Kaifeng 475000， China）

Abstract： On the basis of amplitude?frequency characteristic of bioelectrical signal， the high?precision， low?noise and low?power consumption singal acquisition and wireless transmission method， and its optimization theory are studied. An electro?neurographic signal acquisition and wireless transmission chip applied to the freedom iterm under test was realized with CMOS process conforming SMIC180 nm 1P6M standard. The design of RF circuit is discussed mainly. The wireless mode is selected to transmit the signal in the electro?neurographic signal acquisition and transmission system. In order to enhance the versatility， and take into account the board?level antenna interconnection and its size， the wireless receiving conponent was researched and designed according to the open band （2.4～2.438 GHz） of scientific research， education and commercial.

Keywords： bioelectrical signal； integrated circuit； wireless transmission； low noise； low?power consumption； CMOS

隨著現(xiàn)代集成電路工藝技術(shù)的發(fā)展和進(jìn)步，結(jié)合微電子技術(shù)的神經(jīng)電學(xué)已經(jīng)成為非常有前景，同時(shí)也是非常復(fù)雜的交叉學(xué)科熱點(diǎn)課題[1]。目前對(duì)神經(jīng)電信號(hào)、信號(hào)處理技術(shù)、集成電路技術(shù)及工藝等的研究已有一定的基礎(chǔ)，而且一些生物電信號(hào)處理系統(tǒng)初現(xiàn)雛形，通過電學(xué)的方式進(jìn)行大腦和神經(jīng)元的信息采集、實(shí)時(shí)監(jiān)控、神經(jīng)修復(fù)、甚至腦電控制的智能傳感及信號(hào)處理系統(tǒng)的實(shí)際需求越來越多且緊迫，同時(shí)對(duì)推動(dòng)科技發(fā)展、改善人們生活也有著重要的價(jià)值。

1 神經(jīng)信號(hào)采集及無(wú)線傳輸系統(tǒng)的系統(tǒng)構(gòu)架

1.1 關(guān)鍵設(shè)計(jì)要點(diǎn)

對(duì)電路設(shè)計(jì)的具體關(guān)鍵指標(biāo)和要點(diǎn)要求主要體現(xiàn)在以下三個(gè)方面：

（1） 低噪聲的設(shè)計(jì)

低噪聲的設(shè)計(jì)對(duì)于準(zhǔn)確和完整的采集信號(hào)是至關(guān)重要的決定要素，因此噪聲性能在很大程度上影響了甚至直接決定系統(tǒng)的整體性能和應(yīng)用效果。本設(shè)計(jì)涉及到的低噪聲指標(biāo)主要是對(duì)于模擬前端的要求，模擬前端包括從微電極采集到的神經(jīng)信號(hào)到模數(shù)轉(zhuǎn)換后的數(shù)字信號(hào)的處理過程[2]。低噪聲設(shè)計(jì)體現(xiàn)在兩個(gè)方面：采用低噪聲的結(jié)構(gòu)和采用低噪聲的器件。

在本文的設(shè)計(jì)中選擇亞閾值的器件實(shí)現(xiàn)低噪聲的要求。工作在亞閾值區(qū)域的晶體管，由于其載流子以擴(kuò)散電流的形式傳輸，故其在氧化層和硅襯底的界面上被俘獲和釋放的幾率非常小，從而產(chǎn)生的干擾噪聲也很小。在高阻值小面積的電阻實(shí)現(xiàn)可能下，片上集成高通濾波器，一方面去除了信號(hào)頻帶外低頻閃爍噪聲，另一方面實(shí)現(xiàn)了前級(jí)電路的高輸入阻抗[3]。

（2） 低功耗設(shè)計(jì)

低功耗從保護(hù)被測(cè)活體到提高續(xù)航能力的角度上都是重要的要求，也是衡量整體系統(tǒng)的重要指標(biāo)。低功耗的設(shè)計(jì)考慮主要基于以下四個(gè)層面：

① 在整體架構(gòu)的層面上，選擇節(jié)省功耗的調(diào)制方式保證無(wú)線收發(fā)的低功耗實(shí)現(xiàn)；

② 在單元模塊的層面上，對(duì)可能的功能模塊進(jìn)行最大化的合并和核心電路的復(fù)用，有效地節(jié)省電流消耗，比如濾波電路和放大電路的結(jié)構(gòu)級(jí)合并；

③ 在電路設(shè)計(jì)的層面上，分析具體電路的功耗與指標(biāo)的設(shè)計(jì)折衷和優(yōu)化，確保實(shí)現(xiàn)基于此電路結(jié)構(gòu)的優(yōu)化功耗；

④ 在數(shù)字算法的層面上，基于具體應(yīng)用加入相應(yīng)的數(shù)字算法對(duì)處理數(shù)據(jù)速率進(jìn)行壓縮，有利于射頻收發(fā)的功耗節(jié)省。

（3） 模擬、數(shù)字射頻的單片集成

由于本設(shè)計(jì)中即將進(jìn)行的是在同一個(gè)襯底上集成數(shù)字、模擬和射頻電路，所以襯底噪聲水平成為整個(gè)系統(tǒng)的關(guān)鍵性能。襯底的噪聲主要通過背柵效應(yīng)、襯底接觸、金屬線與襯底的寄生電容、鍵合線和封裝類型等不理想因素進(jìn)行擴(kuò)散和傳播[4]。在本設(shè)計(jì)的集成系統(tǒng)應(yīng)用中，微弱信號(hào)本身信號(hào)功率低、頻率高，而雜散噪聲信號(hào)又無(wú)處不在，特別是通過襯底的電容耦合將泄露到微弱信號(hào)放大前端的敏感模塊，所以處理模擬、數(shù)字和射頻模塊間襯底噪聲的干擾是實(shí)現(xiàn)本次設(shè)計(jì)低噪聲性能的關(guān)鍵。

1.2 系統(tǒng)構(gòu)架

系統(tǒng)整體構(gòu)架如圖1所示。

基于信號(hào)調(diào)整系統(tǒng)小型化、便攜化的迫切需求，及單片集成相較于板級(jí)集成的低噪聲、低功耗等優(yōu)勢(shì)，本設(shè)計(jì)采用高集成芯片設(shè)計(jì)方法[5]。

為了保證系統(tǒng)的高性能、低功耗和低噪聲，總體設(shè)計(jì)要考慮以下幾點(diǎn)：

首先，系統(tǒng)將單片集成模擬、數(shù)字和射頻功能電路，如圖1所示，模塊間芯片內(nèi)部的信號(hào)交換有效地降低了功耗和噪聲；其次，對(duì)一些傳統(tǒng)板級(jí)分立實(shí)現(xiàn)的功能電路進(jìn)行合并設(shè)計(jì)，例如高通濾波和放大電路的整體設(shè)計(jì)，這樣有利于低功耗和低噪聲的設(shè)計(jì)實(shí)現(xiàn)；再次，在單元電路設(shè)計(jì)中分析和選取在功耗和噪聲性能上有優(yōu)勢(shì)的結(jié)構(gòu)；最后，由于系統(tǒng)的高集成度，信號(hào)之間的串?dāng)_格外需要考慮，電路及版圖設(shè)計(jì)要嚴(yán)格考慮匹配性和低噪聲、低失調(diào)。

本設(shè)計(jì)基于2.4 GHz工作頻段（設(shè)計(jì)頻率2.4～2.5 GHz）對(duì)無(wú)線收發(fā)組件進(jìn)行研究和設(shè)計(jì)，這是因?yàn)檫@個(gè)頻段是對(duì)商業(yè)、醫(yī)學(xué)和科研開放的可用授權(quán)頻段。整體芯片分為模擬前端處理模塊、射頻發(fā)射模塊和接收模塊。其中，模擬前端處理模塊通過低噪聲、高增益的低頻放大器和高精度低功耗的SDADC來實(shí)現(xiàn)；發(fā)射端選用低功耗的開關(guān)鍵控調(diào)制方式，片上的壓控振蕩器提供調(diào)制的載波信號(hào)，最后調(diào)制的信號(hào)經(jīng)過功率放大器發(fā)射；射頻接收端選用兩級(jí)增益可控的射頻低噪聲放大器對(duì)射頻信號(hào)進(jìn)行無(wú)線接收，通過開關(guān)鍵控解調(diào)和緩沖后，數(shù)字解碼傳送到上位機(jī)供研究使用。

2 射頻電路設(shè)計(jì)

2.1 射頻電路系統(tǒng)設(shè)計(jì)

射頻整體的系統(tǒng)構(gòu)架如前文所示，其中RF發(fā)射部分集成在可移植的單片集成芯片內(nèi)部，因此在設(shè)計(jì)過程中要著重遵循低電壓、低功耗、低噪聲、小面積的原則[6]?；谶@樣的系統(tǒng)要求，在設(shè)計(jì)中需考慮以下四點(diǎn)：

（1） 系統(tǒng)采用開關(guān)鍵控調(diào)制方式（On?Off Keying， OOK）對(duì)串行信號(hào)進(jìn)行調(diào)制。特別是對(duì)比頻移鍵控的調(diào)制方式，在實(shí)現(xiàn)電路帶寬上至少節(jié)省1.5倍，而功耗節(jié)省50%。此外，OOK的優(yōu)點(diǎn)在于調(diào)制機(jī)理簡(jiǎn)易，因此對(duì)應(yīng)的調(diào)制和解調(diào)電路結(jié)構(gòu)實(shí)現(xiàn)相對(duì)簡(jiǎn)單、對(duì)載波的性能和相應(yīng)的放大電路的線性要求相對(duì)比較低。

（2） 采用LC型壓控振蕩器（Voltage Controlled Oscillator，VCO）代替鎖相環(huán)，使整體電路規(guī)模、功耗和面積上都有更大的節(jié)省，有利于低功耗設(shè)計(jì)。

（3） 根據(jù)選用的藍(lán)牙6 m傳輸距離要求，決定了功率放大器（Power Amplifier，PA）的工作性能。作為大功率輸出模塊，PA的功耗決定了整體射頻電路的功耗水平，所以功耗優(yōu)化的PA是低功耗的設(shè)計(jì)要點(diǎn)，同時(shí)采用雙極性編碼方式提高數(shù)據(jù)速率，這樣功率放大器可間斷性的工作，從而在時(shí)間上降低平均功耗。

（4） 低噪聲放大器是決定無(wú)線傳輸距離和精度的又一個(gè)重要單元電路。因?yàn)榉糯笃髟诮邮漳K的最前端，所以放大器的前端匹配、噪聲性能和增益是設(shè)計(jì)的主要性能要求，同時(shí)功耗要求不再非常嚴(yán)格。

2.2 發(fā)射模塊電路設(shè)計(jì)

射頻發(fā)送端由三部分組成，如圖2所示。其中包括用于產(chǎn)生載波信號(hào)的差分連續(xù)可調(diào)LC型壓控振蕩器、用于將載波信號(hào)和輸出信號(hào)進(jìn)行調(diào)制的開關(guān)鍵控調(diào)制電路、使得信號(hào)發(fā)送距離和功率符合實(shí)驗(yàn)環(huán)境應(yīng)用的功率放大器，最后通過板級(jí)天線進(jìn)行無(wú)線發(fā)送。

圖2 發(fā)射模塊系統(tǒng)框圖

在發(fā)射模塊的設(shè)計(jì)中需要考慮的要點(diǎn)如下：

（1） 基于系統(tǒng)的整體應(yīng)用選擇調(diào)制方式。在本設(shè)計(jì)中選擇調(diào)制解調(diào)電路結(jié)構(gòu)相對(duì)簡(jiǎn)易、節(jié)省功耗的開關(guān)鍵控信號(hào)調(diào)制方式。開關(guān)鍵控的調(diào)制方式就是將數(shù)字“1”調(diào)制為高頻載波信號(hào)輸出；而當(dāng)調(diào)制數(shù)字為“0”時(shí)，調(diào)制電路關(guān)閉從而輸出共模直流信號(hào)。在調(diào)制電路的設(shè)計(jì)實(shí)現(xiàn)中要重點(diǎn)考慮信號(hào)數(shù)據(jù)率的建立時(shí)間、輸出幅度和級(jí)間匹配以及功耗[7]。

（2） 根據(jù)無(wú)線傳輸標(biāo)準(zhǔn)的頻率和調(diào)制方式選擇載波信號(hào)產(chǎn)生模塊。在本設(shè)計(jì)中選擇LC型壓控振蕩器結(jié)構(gòu)[8]。這是由于開關(guān)鍵控調(diào)制方式對(duì)載波信號(hào)的噪聲等性能要求不嚴(yán)格，所以可以選用低功耗的壓控振蕩器模塊代替鎖相環(huán)結(jié)構(gòu)；考慮到WiFi頻段在使用器件上干擾很多，所以需要設(shè)計(jì)一定諧振頻率可調(diào)范圍以保證正常使用。在壓控振蕩器的設(shè)計(jì)中重點(diǎn)考慮可調(diào)諧振范圍和功耗。

（3） 根據(jù)無(wú)線傳輸標(biāo)準(zhǔn)選擇設(shè)計(jì)功率放大器模塊。在本設(shè)計(jì)中需要功率放大器有4 dBm的飽和輸出功率以滿足6 m實(shí)際應(yīng)用的輸出標(biāo)準(zhǔn)。另外，為了保證調(diào)制后的信號(hào)經(jīng)過功率放大器放大后包絡(luò)仍然能夠保持方波的形狀，需要功率放大器具有包含至少3次諧波甚至5次諧波的帶寬。

2.3 接收模塊電路設(shè)計(jì)

射頻主要由射頻低噪聲放大器和開關(guān)鍵控解調(diào)器組成，最后得到的CMOS信號(hào)由緩沖級(jí)緩沖輸出上位機(jī)，如圖3所示。首先通過片上集成巴倫將接收到的單端信號(hào)轉(zhuǎn)換為差分信號(hào)，然后通過兩級(jí)增益可控低噪放大結(jié)構(gòu)對(duì)接收到的信號(hào)進(jìn)行放大，其次采用包絡(luò)檢波電路對(duì)開關(guān)鍵控調(diào)制信號(hào)進(jìn)行解調(diào)，再通過兩級(jí)輸出共?？煽仉娏髂＿壿媽?duì)解調(diào)后的包絡(luò)信號(hào)進(jìn)行放大，最后采用輸出電路緩沖輸出CMOS數(shù)字信號(hào)[9]。

圖3 發(fā)射模塊系統(tǒng)框圖

為了實(shí)現(xiàn)接收機(jī)在6 m的傳輸距離下可以正確接收和實(shí)現(xiàn)功能，接收機(jī)靈敏度是最重要和需要特殊設(shè)計(jì)的指標(biāo)。為了提高整體系統(tǒng)的接收精度，在接收模塊的設(shè)計(jì)中需要考慮的要點(diǎn)如下：

（1） 采用片上集成巴倫。差分的拓?fù)浣Y(jié)構(gòu)有利于放大器降低噪聲，而發(fā)送的信號(hào)為單端信號(hào)，所以需要對(duì)接收到的信號(hào)進(jìn)行單轉(zhuǎn)差的處理。片上集成的巴倫有利于降低噪聲放大器輸入端的阻抗匹配，從而間接提高由天線接收到放大器的輸入功率，同時(shí)減小PCB處理的難度和面積。

（2） 低噪聲放大器的低噪聲和可控增益設(shè)計(jì)。低噪聲的噪聲水平直接影響和決定了接收端的接收靈敏度。這是因?yàn)楫?dāng)天線接收到的信號(hào)功率比較微弱時(shí)，大的增益可以保證解調(diào)電路的功能正確；而當(dāng)接收信號(hào)功率比較大時(shí)，比較小的增益又可以保證放大器的輸出范圍不超過解調(diào)電路可處理的最大飽和度。所以通過增益可控減輕了解調(diào)電路的設(shè)計(jì)要求。

（3） 解調(diào)器共模提取電路的比較設(shè)計(jì)。解調(diào)電路的增益與低噪聲放大器之間的級(jí)間匹配也極大地影響和決定了接收機(jī)的接收靈敏度；此外，由于解調(diào)電路檢波包絡(luò)為單端輸出，為了產(chǎn)生正確的數(shù)字碼，通常需要將其與共模幅值進(jìn)行比較，而共模值的提取決定了信號(hào)輸出的占空比，也就是正誤碼，所以共模提取電路同樣是解調(diào)電路中的設(shè)計(jì)重點(diǎn)。

（4） CML電路和數(shù)字緩沖輸出保證防誤碼設(shè)計(jì)。數(shù)字緩沖輸出電路用于將CML放大電路輸出的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，由于CML通常為電阻負(fù)載，而電阻在實(shí)際制造中誤差比較大，所以其輸出共模值浮動(dòng)比較大。而在數(shù)字轉(zhuǎn)換電路中，如果該共模值和數(shù)字電路的轉(zhuǎn)換電平不一致，就會(huì)產(chǎn)生誤碼。所以CML的輸出共模和一定的數(shù)字緩沖處理技術(shù)可以保證數(shù)字碼的正確輸出。

通過上面的分析，本設(shè)計(jì)中采用了兩版對(duì)比流片設(shè)計(jì)驗(yàn)證高解調(diào)靈敏度的接收機(jī)實(shí)現(xiàn)。兩個(gè)版本的區(qū)別在于分別采用AC耦合和RC提取共模結(jié)構(gòu)，在數(shù)字緩沖輸出結(jié)構(gòu)中，選通開關(guān)可以控制信號(hào)通過普通方向器輸出或滯回比較器輸出。

2.4 電感的設(shè)計(jì)

通常情況下，根據(jù)射頻模塊的性能對(duì)電感的感值和品質(zhì)因子有特定的設(shè)計(jì)要求，在此要求下對(duì)電感的設(shè)計(jì)可分為以下3個(gè)步驟：

（1） 電感性能建模：結(jié)合工藝分析和仿真電感的各項(xiàng)性能指標(biāo)，本次設(shè)計(jì)選用HFSS13作為片上電感的仿真軟件；

（2） 電感參數(shù)擬合：通過構(gòu)建等效電路掃描各項(xiàng)寄生參數(shù)，使得模型具有和建模后電感相同的參數(shù)，本設(shè)計(jì)采用ADS2008軟件對(duì)電感的參數(shù)進(jìn)行擬合；

（3） 電感版圖繪制：根據(jù)建模得到的電感坐標(biāo)，在Cadence版圖工具上繪制電感版圖并驗(yàn)證和仿真電感的性能。

結(jié)合上面的步驟給出該電感的設(shè)計(jì)流程和結(jié)果。電感的設(shè)計(jì)指標(biāo)如表1所示。

表1 開關(guān)鍵控電感負(fù)載指標(biāo)要求

[內(nèi)容 指標(biāo) 流片工藝 SMIC18 中心頻率 2.45 GHz 電感類型 差分 電感感值 7.2 nH 品質(zhì)因數(shù)（Q） >8 自諧振頻率 >15 GHz ]

在步驟（1）中，用HFSS軟件完成電感的3D模型，在空間中仿真其各項(xiàng)性能參數(shù)。根據(jù)SMIC18中各介質(zhì)層與金屬層的介電常數(shù)、電導(dǎo)率、磁導(dǎo)率、正切損耗等工藝參數(shù)，依照其工藝文件的要求填入HFSS的層定義中，接著按工藝文件的要求把介質(zhì)層畫好。根據(jù)得到的電感的設(shè)計(jì)指標(biāo)，依據(jù)頻率和電感的感值確定電感的圈數(shù)，由于所需電感為7.2 nH，所以考慮選擇5圈或者6圈的電感作為模型。因?yàn)?圈的繞線比5圈具有更高的寄生電容，會(huì)導(dǎo)致電感Q值的下降和子諧振頻率的降低。在沒有特定面積限制的情況下優(yōu)先選擇4圈。由于頂層厚金屬相對(duì)其他金屬層具有更小的方塊電阻和到地的寄生電容，因此采用它作為電感線圈。之后，繪制電感的3D模型，在定義參數(shù)時(shí)選擇電感的線間距、線寬以及內(nèi)徑等數(shù)據(jù)。接著定義port并完成Analyse的設(shè)置后就可以仿真了。仿真時(shí)先掃描內(nèi)徑，確定7.2 nH感值大概的范圍，然后通過改變線寬和線間距盡可能地提高Q值。最后確定內(nèi)徑為70.4 μm，線寬4.14 μm，線間距為0.83 μm。

在步驟（2）中，用ADS2008軟件對(duì)電感的參數(shù)擬合。首先導(dǎo)出HFSS仿真完成后的參數(shù)文件。在ADS軟件中搭好差分電感的擬合電路圖，兩個(gè)需要擬合的電路圖分別為電感的參數(shù)文件和電感的雙π物理模型。這個(gè)電路的目的是通過改變雙π模型中各元件的參數(shù)使得兩個(gè)模塊的參數(shù)能夠達(dá)到一致，即兩個(gè)模塊是等效的，在仿真時(shí)可以用電感的雙π模型替換參數(shù)文件。

各個(gè)參數(shù)仿真后的擬合誤差為0.114。擬合完成后，可比較參數(shù)和雙π模型的參數(shù)結(jié)果，如圖4所示，其中為HFSS建模后的參數(shù)在Smith圓圖中的示意，為擬合后的模型的參數(shù)，可以看到和在Smith圓圖中幾乎完全重合，可以認(rèn)為擬合完成。

最后，用Cadence軟件完成電感的版圖部分。首先，測(cè)量HFSS中電感各點(diǎn)的坐標(biāo)并記錄下來。在Cadence中按照記錄的坐標(biāo)值完成電感的版圖，如圖5所示。完成基本的版圖后，加入RFDEV層表示此部分為射頻原件，并通過DRC，LVS的驗(yàn)證，繪制完成的版圖。

3 結(jié) 論

基于神經(jīng)電信號(hào)采集和傳輸系統(tǒng)的應(yīng)用背景下，主要的設(shè)計(jì)挑戰(zhàn)在于兼顧實(shí)現(xiàn)低噪聲、高輸入阻抗、低功耗、高精度和無(wú)線收發(fā)，本文通過對(duì)課題背景進(jìn)行大量調(diào)研，主要對(duì)系統(tǒng)的設(shè)計(jì)要點(diǎn)和構(gòu)架進(jìn)行論述，并設(shè)計(jì)了射頻電路，解決了有線傳輸時(shí)因被測(cè)活體的束縛和痛苦情緒而產(chǎn)生神經(jīng)信號(hào)失準(zhǔn)等問題。

參考文獻(xiàn)

[1] 杜智超，張旭，劉鳴，等.低功耗高集成度CMOS神經(jīng)信號(hào)放大器[J].高技術(shù)通訊，2014，24（1）：104?110.

[2] 吳朝暉，謝宇智，趙明劍，等.用于神經(jīng)信號(hào)采集的高PSRR及CMRR植入式模擬前端[J].華南理工大學(xué)學(xué)報(bào)（自然科學(xué)版），2015，43（1）：15?20.

[3] 謝宏，董洋洋，姚楠，等.基于ADS1298與WiFi的腦電信號(hào)采集與傳輸系統(tǒng)設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2013，36（6）：150?153.

[4] 黃莉，張旭，關(guān)寧，等.多通道實(shí)時(shí)神經(jīng)信號(hào)采集與峰電位檢測(cè)系統(tǒng)[J].高技術(shù)通訊，2013，23（7）：767?772.

[5] 熊波，潘強(qiáng).基于小波概率神經(jīng)網(wǎng)絡(luò)的CMOS電路IDDT診斷方法[J].艦船電子工程，2016，36（3）：112?114.

[6] 王瓊穎，張宏民，李竹琴，等.基于STM32的腦電信號(hào)采集系統(tǒng)設(shè)計(jì)[J].集成技術(shù)，2015（5）：54?62.

[7] 王明，李在軍，鐘維，等.基于FPGA的多功能生物電信號(hào)檢測(cè)系統(tǒng)[J].電子技術(shù)應(yīng)用，2013，39（6）：34?36.

[8] 張子博，郝建華，孟澤，等.0.18 μm CMOS射頻低噪聲放大器設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2014，37（24）：98?100.

[9] 孟凡振，王錫良.用于無(wú)線傳感網(wǎng)絡(luò)低功耗亞閾值CMOS低噪聲放大器設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2013，30（5）：47?49.