王青 丁苑 吳天宇
摘要:本文在Z域?qū)﹂_關(guān)電源建模,考慮了電感、電容的寄生參數(shù)的影響,設(shè)計了數(shù)字補償器。利用FPGA對所設(shè)計的閉環(huán)數(shù)字控制系統(tǒng)進行了驗證。結(jié)果表明:在工作頻率為1MHz,輸入電壓2~5V時,輸出電壓約為1.2V,電壓紋波幅值約為40mV,建立時間為0.1ms。當基準電壓變化時,輸出電壓也隨之變化,響應(yīng)時間為0.05ms。
關(guān)鍵詞:開關(guān)電源;離散化;數(shù)字補償器;數(shù)字控制
中圖分類號:TP303+.3 文獻標識碼:A 文章編號:1007-9416(2017)04-0016-02
數(shù)字控制電源在可編程性、可重用性、縮短設(shè)計周期方面都有明顯的優(yōu)勢,因此得到了國內(nèi)外的廣泛關(guān)注,并取得了一系列的研究成果[1-3]。數(shù)字電源的控制電路通常基于s域設(shè)計一個模擬補償器,然后對其離散化得到數(shù)字補償裝置。這種技術(shù)本質(zhì)上是對模擬控制的近似,近似的過程之中誤差難以避免[4,5]。本文采用了z域內(nèi)直接進行建模、設(shè)計補償器,以克服近似誤差,并且物理意義明確的,便于的分析動態(tài)、穩(wěn)態(tài)性能。
1 Buck變換器的建模
典型的Buck變換器電路通過脈寬調(diào)制信號d(t)控制開關(guān)導(dǎo)通,d(t)的占空比決定了一個開關(guān)周期內(nèi)的導(dǎo)通時間,從而決定了輸出電壓vC(t)的大小??紤]到電感和電容的寄生電阻rL和rC,輸出電壓可以表示為:
將瞬態(tài)分量看成直流分量與交流分量以及擾動量之和,對式(1)進行拉普拉斯變換得到,在輸入vg(t)不含擾動時,可以得到輸出電壓和占空比之間的s域傳遞函數(shù)。若所設(shè)計的Buck變換器輸入電壓3.3V,負載電阻33Ω,電感4.7μH,帶48mΩ寄生電阻,電容2.2μF,帶0.06Ω寄生電阻,開關(guān)頻率1MHz。則:
2 Buck變換器的直接數(shù)字控制
上面建立的Buck變換器模型是基于s域設(shè)計的,首先要將其離散化,得到z域模型以設(shè)計數(shù)字補償器[6]。和傳統(tǒng)的模擬控制電源一樣,在實際的數(shù)字控制電源中,通過占空比大小調(diào)節(jié)輸出電壓大小,但是由于數(shù)字電源具有離散化的特點,占空比的大小每經(jīng)過開關(guān)周期變化一次,相當于占空比信號d(t)通過零階保持器在一個開關(guān)周期內(nèi)保持占空比大小不變,根據(jù)電路的工作狀況,每經(jīng)過一個開關(guān)周期改變占空比的大小,從而動態(tài)調(diào)節(jié)輸出電壓的大小。零階保持器的傳遞函數(shù)是,其中Ts為開關(guān)周期。按照串聯(lián)零階保持器進行z變換的方法,得到Buck變換器輸出電壓和輸入占空比之間的z域傳遞函數(shù)為:
根據(jù)以上的分析可以知道,按照直接數(shù)字補償?shù)霓k法可以按照系統(tǒng)性能要求設(shè)計數(shù)字補償器,并能夠得到系統(tǒng)誤差和動態(tài)性能的解析解,物理意義十分明確。
3 數(shù)字電源系統(tǒng)實現(xiàn)與測試
采用FPGA輔助搭建了本設(shè)計的數(shù)字電源測試系統(tǒng)。采用脈寬控制方式,啟動過程波形如圖2(a)所示,系統(tǒng)在0.1ms內(nèi)達到穩(wěn)定,未加軟啟動時輸出過沖約為60%。圖2(b)是穩(wěn)定后輸出電壓,穩(wěn)態(tài)值為1.2V,電壓紋波的幅值約為40mV。圖2(c)是輸出電壓隨著基準電壓變化時的波形,輸出電壓由1.2 V變?yōu)?.8 V,調(diào)節(jié)時間約為50 ms,基本無過沖量。測試結(jié)果表明,使用直接數(shù)字法所設(shè)計的數(shù)字補償器構(gòu)成的閉環(huán)反饋系統(tǒng)能夠取得較好的控制效果,并且系統(tǒng)能夠按照基準的大小輸出相應(yīng)的電壓并保持穩(wěn)定。
參考文獻
[1]Kurokawa F, Maruta H, Mizoguchi T, et al. A New Digital Control DC-DC Converter with Multi-layer Neural Network Predictor[C].International Conference on Machine Learning and Applications,2009,pp:638-643.
[2]Barai M, Sengupta S, Biswas J. Dual-Mode Multiple-Band Digital Controller for High-Frequency DC-DC Converter[J].Power Electronics,2009,24(3):752-766.
[3]Shuibao G. High performance digital controller for high- frequency low power integrated DC/DC SMPS [D]. Institute National des Sciences Appliquées de Lyon,2009.
[4]Zumel P, Fernandez C, Lazaro A, et al. Digital Compensator Design For DC-DC Converters Based On FPGA: an educational approach[C].IEEE Industrial Electronics,2006,pp:5439-5444.
[5]Tsang, C. Digitally Calibrated Analog-to-Digital Converters in Deep Sub-micron CMOS[D]. University of California at Berkeley, EECS-2008-67,2008.
[6]Zumel P, Fernandez C, Lazaro A, et al. Digital Compensator Design for DC-DC Converters Based On FPGA: An Educational Approach[C].In IEEE Industrial Electronics,2006,pp:5439-5444.