龐立鵬，朱家俊，魏敬和

（中國電子科技集團(tuán)公司第58研究所，江蘇無錫214072）

一種無源RFID標(biāo)簽芯片的混合驗(yàn)證平臺設(shè)計(jì)

龐立鵬，朱家俊，魏敬和

（中國電子科技集團(tuán)公司第58研究所，江蘇無錫214072）

無源RFID標(biāo)簽芯片需要通過電感耦合等方式從空間射頻場中獲取能量才能正常工作。因此在標(biāo)簽芯片設(shè)計(jì)、驗(yàn)證過程中必須構(gòu)建一個(gè)射頻天線測試模型來模擬其正常工作條件。針對一款13.56 MHz無源RFID標(biāo)簽芯片電路，充分利用射頻天線測試模型，提出了一種應(yīng)用于無源RFID標(biāo)簽芯片的數(shù)?；旌向?yàn)證平臺設(shè)計(jì)。利用該平臺可以完成芯片從前端到后端設(shè)計(jì)的驗(yàn)證，縮短RFID標(biāo)簽芯片的設(shè)計(jì)開發(fā)周期，提高設(shè)計(jì)的成功率。

無源RFID；標(biāo)簽芯片；混仿；驗(yàn)證平臺

1 引言

作為終端之間的直接通信技術(shù)，RFID技術(shù)由于其設(shè)備的低功耗、低成本、小型化等特點(diǎn)，在通信、工業(yè)、農(nóng)業(yè)、生活等領(lǐng)域快速發(fā)展著[1～3]。近年來物聯(lián)網(wǎng)工程技術(shù)的進(jìn)步與發(fā)展，極大程度上推動了近距離無線通信技術(shù)的發(fā)展和普及，這也給RFID標(biāo)簽芯片的技術(shù)發(fā)展注入了新的活力。

RFID標(biāo)簽芯片由于其無源特性，增加了芯片設(shè)計(jì)和驗(yàn)證的復(fù)雜度。為了保證標(biāo)簽芯片的設(shè)計(jì)環(huán)境與實(shí)際工作環(huán)境的一致性，必須構(gòu)建一個(gè)射頻天線測試模型來模擬其正常工作條件[4]。一種通用的方法是直接使用Verilog-A語言對其建模，但這要求設(shè)計(jì)者必須對整個(gè)系統(tǒng)有深刻的理解。本文使用另一種更簡單有效的方法，直接使用分離元器件來構(gòu)建整個(gè)讀寫系統(tǒng)。相比于第一種方法，這種基于標(biāo)簽芯片測試協(xié)議建模的方法有更強(qiáng)的實(shí)用性。

同時(shí)，標(biāo)簽芯片屬于數(shù)?；旌闲酒?，其模擬電路部分通常通過全定制的方式實(shí)現(xiàn)。由于整體電路規(guī)模相對較小，通常使用verilog-cdl仿真方法對芯片進(jìn)行仿真和驗(yàn)證[5]。本文基于VCS-HSIM混合仿真驗(yàn)證平臺，充分利用射頻天線測試模型，提出了一種應(yīng)用于無源RFID標(biāo)簽芯片的數(shù)模混合驗(yàn)證平臺設(shè)計(jì)。利用該平臺可以完成芯片前端、后端設(shè)計(jì)驗(yàn)證以及成品的實(shí)測，簡化設(shè)計(jì)驗(yàn)證流程、縮短設(shè)計(jì)周期，提高設(shè)計(jì)的成功率。

2 RFID標(biāo)簽芯片簡介

本文提出的數(shù)?；旌戏抡骝?yàn)證平臺是基于一款符合ISO/IEC 14443-A標(biāo)準(zhǔn)的RFID標(biāo)簽芯片來實(shí)現(xiàn)的。如圖1所示為標(biāo)簽芯片系統(tǒng)結(jié)構(gòu)框圖，主要由諧振天線、射頻模擬電路、數(shù)字控制器以及EEPROM存儲器4個(gè)模塊組成[6]。

標(biāo)簽芯片射頻模擬電路部分通過全定制的方式實(shí)現(xiàn)，主要完成以下功能：包括LC并聯(lián)諧振、整流穩(wěn)壓、限幅保護(hù)在內(nèi)的能量的獲取與轉(zhuǎn)化；信號的解調(diào)與調(diào)制；數(shù)字控制器與EEPROM存儲器時(shí)鐘基準(zhǔn)與復(fù)位信號的產(chǎn)生。

圖1 符合ISO/IEC14443-A標(biāo)準(zhǔn)的RFID標(biāo)簽芯片結(jié)構(gòu)框圖

作為標(biāo)簽芯片核心的數(shù)字控制器邏輯的設(shè)計(jì)必須依照ISO/IEC 14443-A標(biāo)準(zhǔn)中與數(shù)據(jù)交換相關(guān)的協(xié)議來完成。設(shè)計(jì)的數(shù)字控制器邏輯包含指令信號的校驗(yàn)檢測、基帶信號的解碼與編碼、指令信息的解析處理、多標(biāo)簽間的防沖突檢測處理、對外部EEPROM存儲器讀寫控制以及上述模塊工作的協(xié)調(diào)控制在內(nèi)的各個(gè)邏輯功能的實(shí)現(xiàn)。

EEPROM存儲器主要用于制造商信息、UID等信息數(shù)據(jù)的保存?？紤]到EEPROM的復(fù)雜度高、設(shè)計(jì)難度大等因素，本文直接使用已有的低功耗IP核進(jìn)行標(biāo)簽芯片的設(shè)計(jì)研究。

3 射頻天線測試模型

在設(shè)計(jì)標(biāo)簽芯片的模擬電路部分時(shí)，由于芯片內(nèi)部整體輸入阻抗的變化，天線上感應(yīng)到的外部輸入激勵(lì)不能直接使用一個(gè)電壓源或電流源來等效。除了使用Verilog-A語言對片外天線上的輸入激勵(lì)建模外，另一個(gè)更加簡單有效的方式是使用分離元器件直接搭建出射頻天線測試模型。

與ISO/IEC14443-A協(xié)議對應(yīng)的測試標(biāo)準(zhǔn)是ISO/IEC10373-6標(biāo)準(zhǔn)[7]。根據(jù)電感耦合原理以及上述測試標(biāo)準(zhǔn)搭建了如圖2所示的射頻天線測試接口電路模型。

圖2 射頻測試接口電路模型

其中標(biāo)簽天線電感LT=3.576 μH，內(nèi)阻為6.07 Ω，讀寫器天線電感LR=0.5 μH，內(nèi)阻為0.5 Ω，天線電感耦合系數(shù)為0.062；Rext=0.94 Ω，C14=228.75 pF，C13= 47 pF，C14=228.75 pF，R11=R13=50 Ω，R12=100 Ω，V1為13.56 MHz正弦載波信號，V1為通信請求（REQA）等基帶數(shù)據(jù)信號，V2亦可通過數(shù)字測試電路產(chǎn)生，V1和V2通過乘法器相乘的形式來模擬讀寫器端的信號調(diào)制，上述乘法器使用壓控電壓源來實(shí)現(xiàn)，其spice網(wǎng)表可寫成以下形式：

整個(gè)射頻天線測試模型完全由分離元器件搭載而成，模型的精確度受各個(gè)元器件精度影響。電容、電阻和天線電感的制造誤差的確會影響該模型的精確度，但上述誤差僅僅會使該模型發(fā)出的載波頻率以及信號幅值發(fā)生細(xì)微的變化。由于標(biāo)簽芯片為無源器件，其內(nèi)部工作時(shí)鐘源于射頻天線測試模型，兩者之間無頻率差；同時(shí)，標(biāo)簽天線上感應(yīng)到的電壓經(jīng)過降壓后才供給芯片內(nèi)部，較小的輸入電壓波動不影響芯片供電；因此模型的誤差并不影響整個(gè)系統(tǒng)的性能。

4 數(shù)?；旌戏抡骝?yàn)證

4.1 數(shù)?；旌戏抡骝?yàn)證平臺設(shè)計(jì)

基于VCS-HSIM的混合仿真驗(yàn)證平臺在實(shí)際操作中主要分為以模擬為頂層和以數(shù)字為頂層兩種實(shí)現(xiàn)方式[8]。兩者沒有本質(zhì)的區(qū)別，但由于開發(fā)數(shù)字電路測試激勵(lì)具有簡單易讀的特點(diǎn)，在同等情況下大多數(shù)設(shè)計(jì)者更愿意使用以數(shù)字為頂層的混仿驗(yàn)證平臺。

圖3 混仿驗(yàn)證平臺設(shè)計(jì)框圖

如圖3所示為本文設(shè)計(jì)的應(yīng)用于RFID標(biāo)簽芯片的混仿驗(yàn)證平臺。其中top.v和all.sp分別為混仿驗(yàn)證平臺數(shù)字和模擬頂層，dig.v和ana.sp分別為標(biāo)簽芯片數(shù)字、模擬電路網(wǎng)表，EEPROM存儲器作為IP直接嵌在數(shù)字電路中，antenna.sp為天線測試模型，test.v為仿真激勵(lì)，dig.fsdb和ana.fsdb分別為數(shù)字和模擬電路的仿真波形文件，其余文件為混仿驗(yàn)證所必須的系統(tǒng)腳本和EDA配置文件。

從前仿到后仿不同的驗(yàn)證階段，構(gòu)成上述驗(yàn)證平臺的組件存在差異。為了提高整個(gè)驗(yàn)證流程的高效性，使用如圖4的層次化驗(yàn)證環(huán)境結(jié)構(gòu)，將驗(yàn)證平臺的各功能模塊分為芯片電路網(wǎng)表部分、系統(tǒng)環(huán)境腳本部分和仿真驗(yàn)證結(jié)果三部分。

圖4 混仿驗(yàn)證平臺文件架構(gòu)

在如圖4的層次化驗(yàn)證環(huán)境結(jié)構(gòu)中：RFID_TEST為仿真驗(yàn)證根目錄；spice和verilog文件夾分別存放所有spice和verilog網(wǎng)表；run文件夾為整個(gè)驗(yàn)證平臺仿真目錄層，通過如圖3中run_vcs系統(tǒng)腳本啟動VCS-HSIM混仿平臺；scripts文件夾存放如圖3中的vcsAD.init混仿初始化配置、EDA仿真配置、接口電平轉(zhuǎn)換等系統(tǒng)環(huán)境腳本；result和log文件夾分別存放仿真后的波形文件和仿真日志。

上述VCS-HSIM混仿驗(yàn)證平臺中只需要替換數(shù)字、模擬電路網(wǎng)表以及修改一部分必要的配置文件，即可完成從前仿到后仿任意階段的數(shù)?；旌向?yàn)證工作。

4.2 數(shù)?；旌戏抡骝?yàn)證平臺仿真實(shí)現(xiàn)

基于SMIC 0.18 μm 2P6M EEPROM工藝設(shè)計(jì)了上述標(biāo)簽芯片，在數(shù)字、模擬電路能夠單獨(dú)正常工作的基礎(chǔ)上，使用本文提出的數(shù)?；旌戏抡骝?yàn)證平臺對整個(gè)系統(tǒng)進(jìn)行仿真驗(yàn)證。

首先通過仿真激勵(lì)模擬讀寫器發(fā)出通信請求（REQA）等數(shù)字信號；信號經(jīng)過天線測試模型以調(diào)制交變電壓的方式向空間發(fā)出射頻場；標(biāo)簽芯片天線以及片內(nèi)電容以并聯(lián)諧振的方式從射頻場獲取能量以及調(diào)制信號；模擬電路獲取能量為整個(gè)芯片提供工作電源，并為數(shù)字電路提供上電復(fù)位和時(shí)鐘信號，同時(shí)解調(diào)出低頻信號以供數(shù)字電路處理；數(shù)字電路對上述解調(diào)信號進(jìn)行分析處理，并向模擬電路發(fā)出應(yīng)答信號；模擬電路對信號加以調(diào)制并發(fā)送到讀卡器端；如此建立起兩者之間的通信通道。

圖5 混仿驗(yàn)證輸出波形

如圖5所示為混仿平臺的仿真信號輸出波形，自上往下分別為：復(fù)位、解調(diào)、調(diào)制、主/副狀態(tài)機(jī)狀態(tài)的數(shù)字信號，標(biāo)簽天線、解調(diào)、調(diào)制、讀卡器天線的模擬電壓信號。

·在T1時(shí)刻，整個(gè)電路通過天線獲得能量，芯片上電并完成復(fù)位，主/副狀態(tài)機(jī)轉(zhuǎn)移到參數(shù)為0的IDLE狀態(tài)；

·在T2時(shí)刻，天線開始接收100%ASK（Amplitude Shift Keying，移幅鍵控）調(diào)制的REQA通信請求信號，數(shù)字基帶處理器接收到解調(diào)出的信號，副狀態(tài)機(jī)轉(zhuǎn)移到參數(shù)為1的數(shù)據(jù)接收狀態(tài)；

·在T3時(shí)刻，數(shù)字基帶處理器完整接收并解析出REQA通信請求信號，副狀態(tài)機(jī)轉(zhuǎn)移到參數(shù)為2的延時(shí)狀態(tài)，主狀態(tài)機(jī)轉(zhuǎn)移到參數(shù)為2的READY狀態(tài)（等待下一個(gè)指令信號）；

·延時(shí)一定的時(shí)間，在T4時(shí)刻，副狀態(tài)機(jī)轉(zhuǎn)移到參數(shù)為3的數(shù)據(jù)發(fā)送狀態(tài)，數(shù)字基帶處理器開始發(fā)送ATQA通信應(yīng)答信號，通過負(fù)載調(diào)制的方式耦合到讀卡器天線端；

·在T5時(shí)刻，電路完整地發(fā)出ATQA通信應(yīng)答信號，副狀態(tài)機(jī)轉(zhuǎn)移到參數(shù)為0的IDLE狀態(tài)，等待下一個(gè)調(diào)制指令信號；

待下一個(gè)調(diào)制指令信號到來之后，整個(gè)RFID標(biāo)簽芯片完成類似于上述工作的數(shù)據(jù)收發(fā)，主狀態(tài)機(jī)發(fā)生狀態(tài)轉(zhuǎn)移，開始其他相關(guān)操作?？梢娬麄€(gè)RFID系統(tǒng)能夠正確處理外部激勵(lì)并發(fā)出相應(yīng)的應(yīng)答信號，證明了本文提出的數(shù)?；旆买?yàn)證平臺的可行性。

5 結(jié)論

本文基于一款符合ISO/IEC 14443-A標(biāo)準(zhǔn)的RFID標(biāo)簽芯片，設(shè)計(jì)實(shí)現(xiàn)了一種應(yīng)用于無源RFID標(biāo)簽芯片的數(shù)模混合仿真驗(yàn)證平臺，通過實(shí)際驗(yàn)證證明了驗(yàn)證平臺的可行性。本文提出的基于VCS-HSIM驗(yàn)證環(huán)境，充分利用射頻天線測試模型的混合仿真驗(yàn)證平臺，能夠完成芯片從前端到后端設(shè)計(jì)的驗(yàn)證，縮短RFID標(biāo)簽芯片的設(shè)計(jì)開發(fā)周期，提高設(shè)計(jì)的成功率。

[1]張方奎,張春業(yè).短距離無線通信技術(shù)及其融合發(fā)展研究[J].電測與儀表,2007,44(10):48-52.

[2]Ren K,Wang Q,Ma D,et al.Securing emerging short range wireless communications:the state of the art[J].Wireless Communications,IEEE,2014,21(6):153-159.

[3]李士寧,覃征.基于傳感器網(wǎng)絡(luò)的超級RFID系統(tǒng)[J].無線通信技術(shù),2005,14(3):57-59.

[4]KausFinkenzeller.射頻識別技術(shù)原理與應(yīng)用［M］.王俊峰，譯.北京：電子工業(yè)出版社，2015：36,40-56,89-92.

[5]Bi Z,Li W,Zhou D,et al.Mixed-signal system verification by SystemC/SystemC-AMS and HSIM-VCS in near field communication tag design[J].2013:1-4.

[6]閆娜.低功耗低成本無源射頻識別標(biāo)簽芯片的研究與設(shè)計(jì)［D].上海：復(fù)旦大學(xué)，2007．

[7]ISO/IEC 10373-6 AMD 1:2012.Identification cards-Test methods-Part 6:Proximity cards AMENDMENT 1: Additional PICC classes[S].2012.

[8]SynopsysTM.HSIM-VCS DKI and HSIM-VCS-MX DKI Mixed-Signal Simulation[EB/OL].http://www.synopsys. com,2009.

Design of a Mixed-Signal Verification Platform for Passive RFID Tag-ICs

PANG Lipeng,ZHU Jiajun,WEI Jinghe
（China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214072,China）

Passive RFID tag ICs usually need to get energy from the space radio frequency field by inductive coupling.During the process of designing and verification,it is necessary to build a RF antenna test model for working condition simulation.In this paper,a co-simulation verification platform for passive RFID tag ICs is proposed,which is based on a 13.56 MHz passive RFID tag chip.The platform can be used to verify the design of the chip from the front-end to the back-end,thereby shorting the design and development cycle of the RFID tag ICs and improving the design success rate.

passive RFID;tag IC;co-simulation;verification platform

TN402

A

1681-1070（2017）05-0016-04

龐立鵬（1988—），男，江蘇響水人，畢業(yè)于軍械工程學(xué)院計(jì)算機(jī)科學(xué)與應(yīng)用專業(yè)，現(xiàn)在中國電子科技集團(tuán)公司第58研究所從事科研項(xiàng)目技術(shù)與管理工作。

2017-1-20