阮恩梅 吳紅衛(wèi) 陳杰華 顧思洪

(中國科學(xué)院武漢物理與數(shù)學(xué)研究所,原子頻標(biāo)重點(diǎn)實(shí)驗(yàn)室,武漢430071)

IIR濾波器在芯片原子鐘中的應(yīng)用

阮恩梅 吳紅衛(wèi) 陳杰華 顧思洪

(中國科學(xué)院武漢物理與數(shù)學(xué)研究所,原子頻標(biāo)重點(diǎn)實(shí)驗(yàn)室,武漢430071)

芯片原子鐘是具有小體積,低功耗特點(diǎn)的原子鐘。本文采用了IIR濾波器方案對芯片原子鐘物理系統(tǒng)輸出信號進(jìn)行處理,該方案有利于減小芯片原子鐘的體積、提高芯片原子鐘短期頻率穩(wěn)定度。實(shí)驗(yàn)結(jié)果表明,與FIR濾波方案相比,IIR濾波器使用的FPGA資源減小了約58%;與現(xiàn)有模擬濾波方案相比,使用IIR濾波器方案的芯片原子鐘頻率穩(wěn)定度提高了1.4×10-10τ-1/2(τ=1s-100s),電路面積減小了10%。

IIR濾波器 芯片原子鐘 數(shù)字濾波 級聯(lián)型

1 引 言

相干布居囚禁(Coherent Population Trapping, CPT)原子鐘是基于相干雙色光與原子相互作用產(chǎn)生的量子干涉現(xiàn)象而實(shí)現(xiàn)的。將CPT原子鐘與微機(jī)電系統(tǒng)工藝相結(jié)合進(jìn)行微型化,可以得到手表尺寸大小,紐扣電池供電的芯片原子鐘。芯片原子鐘具有體積小,功耗低等特點(diǎn),可以廣泛運(yùn)用到導(dǎo)航定位,通信等領(lǐng)域[1,2]。

圖1是芯片原子鐘的工作原理圖。它采用垂直縱腔面發(fā)射激光器(Vertical Cavity Surface-Emitting Laser,VCSEL)作為光源,在 VCSEL的驅(qū)動電流上加入微波調(diào)制使其輸出相干多色光。利用光電探測器探測光與原子相互作用的多普勒吸收譜線,通過相敏解調(diào)將激光頻率鎖定在多普勒吸收譜線最大吸收處對應(yīng)的頻率上。激光頻率鎖定后,連續(xù)掃描微波源的輸出頻率,得到CPT共振譜線,通過相敏解調(diào)將微波頻率鎖定在CPT共振譜線峰值對應(yīng)的頻率上,從而得到標(biāo)準(zhǔn)的輸出頻率。

芯片原子鐘的頻率鎖定部分包括激光頻率鎖定環(huán)路以及微波頻率鎖定環(huán)路兩部分。光電探測器探測到的光電流中包含了VCSEL電流調(diào)制頻率、微波移頻鍵控(Frequency Shift Keying,FSK)調(diào)制頻率和噪聲頻率等信號,在對其中任意一路信號進(jìn)行同步相敏解調(diào)時,都需要濾除其它頻率信號的干擾。目前,已經(jīng)有模擬濾波器、有限長單位沖擊響應(yīng)(Finite Impulse Response,FIR)濾波器等多種濾波方案應(yīng)用到CPT原子鐘和芯片原子鐘上[3,4]。本文提出一種利用無限長單位沖擊響應(yīng)(Infinite Impulse Response,IIR)濾波器對光電探測器輸出信號進(jìn)行處理的方案,與傳統(tǒng)的模擬濾波器方案相比,IIR濾波器在不增加額外資源的條件下易于得到更窄的帶寬及更高的阻帶衰減,有利于減小芯片原子鐘的體積與功耗;與FIR濾波器方案相比,IIR濾波器具有階數(shù)少,設(shè)計方便,節(jié)約儲存資源等優(yōu)點(diǎn),更適合于芯片原子鐘。

2 IIR濾波器的設(shè)計和實(shí)現(xiàn)

2.1 IIR濾波器的設(shè)計

IIR濾波器傳遞函數(shù)H(z)可以寫成:

IIR濾波器在結(jié)構(gòu)上分為非遞歸部分和遞歸部分[5],結(jié)構(gòu)如圖2所示。

IIR濾波器有多種實(shí)現(xiàn)結(jié)構(gòu),包括直接型,級聯(lián)型,并聯(lián)型等。級聯(lián)型結(jié)構(gòu)的IIR濾波器是將傳遞函數(shù)H(z)轉(zhuǎn)換成二階子系統(tǒng)的乘積形式[6],即

其中二階子系統(tǒng)Hk(z)的傳遞函數(shù)形式為

對于級聯(lián)型IIR濾波器,調(diào)整系數(shù)b0k,b1k,b2k和a1k,a2k可以單獨(dú)調(diào)整濾波器的第k對零點(diǎn)和極點(diǎn),而不影響其他的零點(diǎn)和極點(diǎn),因而可以準(zhǔn)確實(shí)現(xiàn)濾波器的零、極點(diǎn),更好地提高濾波器頻率響應(yīng)性能;其次,級聯(lián)型IIR濾波器所需要的存儲單元較少,且可以將二階子系統(tǒng)進(jìn)行分時復(fù)用,從而大大地節(jié)省硬件資源[7]。本文采用級聯(lián)型結(jié)構(gòu)來實(shí)現(xiàn) IIR濾波器。

以激光頻率鎖定環(huán)路為例,VCSEL的電流調(diào)制頻率為4.88KHz,微波FSK調(diào)制頻率為136Hz,在對激光頻率鎖定環(huán)路信號進(jìn)行同步相敏解調(diào)前,需要濾除微波FSK調(diào)制信號及噪聲信號,該環(huán)路使用的IIR濾波器設(shè)計參數(shù)為:采樣率39 062.5Hz,中心頻率4.88KHz,通帶帶寬160Hz,阻帶衰減大于-30dB,通帶紋波小于0.3dB。借用matlab軟件中信號處理工具箱FDATool,可以得到公式(3)中的系數(shù)。

理論上,IIR濾波器設(shè)計的系數(shù)是用無限長系數(shù)表示的,但是在實(shí)現(xiàn)過程中,IIR濾波器系數(shù)必須以二進(jìn)制補(bǔ)碼的形式存放在在存儲器中,因而需要將該IIR濾波器系數(shù)量化成有限位數(shù)[8]。在對系數(shù)量化的過程中,傳遞函數(shù)的零、極點(diǎn)有可能會偏離原來的位置,單位圓內(nèi)的極點(diǎn)甚至有可能會移動到單位圓外,造成系統(tǒng)不穩(wěn)定。在本方案中,級聯(lián)型IIR濾波器系數(shù)采用20位定點(diǎn)數(shù)表示,后18位為小數(shù)位。系數(shù)量化后的IIR濾波器的幅頻響應(yīng)曲線如圖3所示。

由圖可知,光電探測器探測到的光電流信號中, 4.88KHz的頻率信號可以通過,而136Hz的微波調(diào)制信號在濾波器中都得到一定程度的衰減,因此,該IIR濾波器滿足了芯片原子鐘的要求,實(shí)現(xiàn)了帶通濾波器的功能。

2.2 IIR濾波器的FPGA實(shí)現(xiàn)

級聯(lián)型IIR濾波器是將多個二階子系統(tǒng)進(jìn)行級聯(lián)而實(shí)現(xiàn)的[9],其實(shí)現(xiàn)框圖如圖4所示。

其中Hk(z)表示第k級二階子系統(tǒng)的傳遞函數(shù),由圖4可知,二階子系統(tǒng)的FPGA實(shí)現(xiàn)是進(jìn)行級聯(lián)型IIR濾波器FPGA實(shí)現(xiàn)的關(guān)鍵。根據(jù)第k級二階子系統(tǒng)的傳遞函數(shù),可以得到其差分方程為

基于FPGA的二階子系統(tǒng)實(shí)現(xiàn)框圖如圖5所示。由實(shí)現(xiàn)框圖可知,在使能信號的上升沿到來時,將輸入信號,輸出信號的數(shù)據(jù)進(jìn)行移位,得到差分方程中的Xk(n),Xk(n-1),Xk(n-2),Yk(n-1)以及Yk(n-2)等延時信號。在時鐘信號的控制下,根據(jù)差分方程將延時信號與對應(yīng)系數(shù)進(jìn)行乘累加運(yùn)算,得到的輸出信號一部分送往移位寄存器,另一部分送往下一級二階子系統(tǒng)作為輸入信號。

根據(jù)濾波器的設(shè)計參數(shù),IIR濾波器只需要6階就可以實(shí)現(xiàn)。按照上述步驟將對應(yīng)的3個二階子系統(tǒng)進(jìn)行級聯(lián),就可以完成級聯(lián)型IIR濾波器的FPGA實(shí)現(xiàn)。

3 實(shí)驗(yàn)結(jié)果與分析

圖6為相同濾波參數(shù)情況下,使用IIR濾波器方案與使用FIR濾波器方案的資源占用情況對比圖。FIR濾波器方案使用了7032個邏輯單元和 3078個寄存器,而 IIR濾波器方案只使用2969個邏輯單元,1303個寄存器,與FIR濾波器方案相比,邏輯單元減少了57.8%,寄存器減少了57.6%。

本文采用IIR濾波器方案對光電探測器探測到的光電流信號進(jìn)行濾波,實(shí)現(xiàn)激光頻率鎖定和微波頻率鎖定。與現(xiàn)有的模擬濾波器相比,采用IIR濾波器方案可以省去模擬濾波電路部分,從而可以進(jìn)一步減小芯片原子鐘的體積。當(dāng)濾波參數(shù)改變時, IIR濾波器方案可以通過改變?yōu)V波系數(shù)從而更靈活的調(diào)整濾波參數(shù)。而模擬濾波器調(diào)整濾波參數(shù)的過程則復(fù)雜得多。在濾波效果方面的指標(biāo)如圖7所示,使用現(xiàn)有模擬濾波器方案的芯片原子鐘短期頻率穩(wěn)定度約為2.8×10-10τ-1/2,使用IIR濾波器方案的短期頻率穩(wěn)定度約為1.4×10-10τ-1/2,短期頻率穩(wěn)定度性能比模擬濾波器提高了50%。

4 結(jié)束語

本文介紹了芯片原子鐘中IIR濾波器的設(shè)計方法以及FPGA實(shí)現(xiàn)。研究結(jié)果表明,與現(xiàn)有技術(shù)方案相比,使用IIR濾波器的芯片原子鐘短期頻率穩(wěn)定度性能提高了50%,同時相對于FIR濾波器, IIR濾波器占用的資源更少。本文提出的IIR濾波方案對提高芯片原子鐘性能,減小芯片原子鐘體積有著重要的意義。

[1] Kitching J,Knappe S,Hollberg L.AppL.Phys.Lett[M].2002,81:553～555.

[2] J Vanier.Atomic clocks based on coherent population trapping:a review[J].Applied Physics B-Lasers and Optics,2005,81(4):421～442.

[3] 呂利強(qiáng),杜潤昌,劉朝陽等.數(shù)字伺服實(shí)現(xiàn)相干布居囚禁原子頻標(biāo)的激光穩(wěn)頻[J].中國激光,2009,06: 1411～1415.

[4] 張振偉,張奕,顧思洪.一種用于CPT原子頻標(biāo)的高性能解調(diào)電路[J].宇航計測技術(shù),2013,02:71～74.

[5] 王金明.數(shù)字系統(tǒng)設(shè)計與Verilog HDL[M].北京:電子工業(yè)出版社,2009.

[6] 程佩青.數(shù)字信號處理教程[M].北京:清華大學(xué)出版社,2007.

[7] 何賓.FPGA數(shù)字信號處理實(shí)現(xiàn)原理及方法[M].北京:清華大學(xué)出版社,2010.

[8] 張書召,彭杰.基于FPGA的IIR數(shù)字濾波器的設(shè)計與實(shí)現(xiàn)[J].工業(yè)控制計算機(jī),2010,01:105～106.

[9] 焦明濤,華宇,歐陽迪寶等.一種IIR濾波器的FPGA設(shè)計與仿真[J].時間頻率學(xué)報,2012,03: 156～162,192.

Application of IIR Filter in Chip-scale Atomic Clock

RUAN En-mei WU Hong-wei CHEN Jie-hua GU Si-hong
(Key Laboratory of Atomic Frequency Standards,Wuhan Institute of Physics and Mathematics,Chinese Academy of Sciences,Wuhan,Hubei 430071,China)

Chip-scale atomic clock(CSAC)is a type of miniaturized coherent population trapping (CPT)atomic clock with small scale and low-power.In this paper,we adopted the design of IIR filter to deal with output signal of CSAC.The design can help reduce the volume and improve short-term frequency stability of CSAC.The experimental result shows that resources IIR filter occupied is reduced by nearly 58%while compared with FIR filter.Besides,the short-term frequency stability of CSAC is improved by 1.4×10-10τ-1/2(τ=1-100s)and the circuit size is reduced by 10%when compared with analog filter.

IIR filter Chip-scale atomic clock Digital filter Cascaded

1000-7202(2017)01-0035-04

TN713+.7

A

國家自然科學(xué)基金(11304362,11604371).

2016-11-11,

2017-01-10

阮恩梅(1992-),女,碩士在讀,主要研究方向:芯片原子鐘數(shù)字電路優(yōu)化技術(shù)。