朱偉

摘 要：文章提出了一種基現(xiàn)場(chǎng)可編程門(mén)陣列（簡(jiǎn)稱(chēng)FPGA）實(shí)現(xiàn)的洗衣機(jī)控制器，本洗衣機(jī)控制器不僅工作性能穩(wěn)定抗干擾能力強(qiáng)和結(jié)構(gòu)簡(jiǎn)單，而且占用硬件資源少，能夠通過(guò)配置系統(tǒng)參數(shù)以滿足不同類(lèi)型洗衣機(jī)的控制要求，對(duì)洗衣機(jī)水位和洗滌力度的控制效果良好，具有一定的實(shí)用價(jià)值。

關(guān)鍵詞：FPGA；洗衣機(jī)；控制器

1 概述

洗衣機(jī)的發(fā)明使人類(lèi)告別了手工洗衣的繁重勞動(dòng)，但是最初由于技術(shù)不發(fā)達(dá)洗衣機(jī)的自動(dòng)化程度顯然不高，洗衣的幾個(gè)過(guò)程仍需要人工切換操作來(lái)進(jìn)行。隨著科技的發(fā)展，洗衣機(jī)也由最初的洗滌和脫水的手動(dòng)切換過(guò)程發(fā)展到了半自動(dòng)半手工，發(fā)展成為目前普遍使用的全自動(dòng)洗衣機(jī)，現(xiàn)實(shí)要求洗衣機(jī)的體積更小、集成度更高、應(yīng)用更簡(jiǎn)單、洗衣機(jī)的控制引入了微型處理器進(jìn)行編程，實(shí)現(xiàn)對(duì)洗衣機(jī)內(nèi)外部水流的控制，洗衣機(jī)控制精度不同對(duì)控制器的精度要求也不同，對(duì)于控制精度要求高的洗衣機(jī)需要精度高的控制。本系統(tǒng)采用有FPGA芯片的在線可編程控制器，該系統(tǒng)控制器硬件使用VHDL語(yǔ)言設(shè)計(jì)而成，不僅性能穩(wěn)定抗干擾能力強(qiáng)而且方便調(diào)試維護(hù)和系統(tǒng)升級(jí)，保障洗衣機(jī)系統(tǒng)的正常運(yùn)行。

2 系統(tǒng)的功能部件介紹

該洗衣機(jī)控制器根據(jù)功能可以劃分為五個(gè)模塊，分別為時(shí)間預(yù)置編碼器模塊、減法計(jì)數(shù)器模塊、數(shù)碼管顯示模塊、時(shí)序電路模塊和譯碼器模塊。

（1）時(shí)間預(yù)置編碼器模塊：接收用戶所輸入的預(yù)置時(shí)間信息，并將時(shí)間信息進(jìn)行編碼，編碼成機(jī)器語(yǔ)言后轉(zhuǎn)交給減法計(jì)數(shù)器。

（2）減法計(jì)數(shù)器模塊：將接收的編碼時(shí)間預(yù)置信息轉(zhuǎn)換成開(kāi)始信號(hào)發(fā)送給電機(jī)使電機(jī)開(kāi)始運(yùn)行，并將預(yù)設(shè)的時(shí)間信息和剩余的時(shí)間信息發(fā)送給數(shù)碼管模塊進(jìn)行顯示。

（3）數(shù)碼管顯示電路模塊：接收減法計(jì)數(shù)器模塊傳遞的時(shí)間信息，并進(jìn)行譯碼顯示。

（4）電機(jī)時(shí)序控制電路：接收減法計(jì)數(shù)器模塊傳遞的運(yùn)行開(kāi)始和結(jié)束信號(hào)，安排電機(jī)的運(yùn)行狀態(tài)并輸出。

（5）譯碼器：接收電機(jī)運(yùn)行狀態(tài)的信號(hào)并譯碼，實(shí)現(xiàn)實(shí)時(shí)控制電機(jī)的正反轉(zhuǎn)狀態(tài)以及暫停狀態(tài)。

3 控制邏輯各模塊功能的VHPL語(yǔ)言實(shí)現(xiàn)

3.1 時(shí)間預(yù)置編碼器模塊的VHDL語(yǔ)言

LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY FENG ISPORT（CP，CLR：IN STD_ 31A ISPORT（SEL：IN STD_LOGI

C_VECTOR（2 DOWNTO 0） D1，D2，D3：IN 1，Q2，Q3，Q4，ALM：OUT_ARCOFCH41ASBPIDEGINPROCESS（D1，D2，D3，D4）VARIPIDABLE：S；USEIEEE.STD_LOGIC_1164.ALLENTITYSELISPORTARCHITECTURBEGIN PROCESS（CLK） VARIABLEE.STD；WHENEND

CASE；ENDPROCESSNSIGNED.ALLNTITYCOUNTISPORT（CLK，EN：INH，L：OUTBEGINCLK'EVEN'THENIFEN='1'THENIFELSIFLL=0THENLL1PROCESS；ENDCOUNT_AREND DISP_ARC；

2，減法計(jì)數(shù)器模塊的VHDL語(yǔ)言

LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALLENTITY LOCK

B IS PORT（D1，D2，D3，D4：IN STD_LOGIC； CLK，CLR：IN LOGIC；Q：OUT STD_LOGIC）； END FENG； ARCHITECTURE FENG_ARC OF FENG IS BEGINPROCESS（CP，CLR） BEGINIF CLR='0'THEN Q<='0'； ELSIF CP'EVENTCP=TO0）BEGINTMP：=D1&D2&D3&D4；CASETMPISWSTD_LOGIC）； 2ALM<='1EOWNTO 0）） END CH31A ARCHITECTURE CH31_ARC OF CH31A 4.ALENTITYDISPISPORT（D：INSTD_LOGIC_VECTOR（3DOWNTO0DOWNTO0））；ENDDISPRCHITECTUREDISP_ARCDISPBEGINPROCESS（D）CASEWHENOTHERS=>QEND PROCESS； END DISP_ARC；

3，數(shù)碼管顯示電路模塊的VHDL語(yǔ)言

LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALLENTITYPIDCH4

1AISPORT（D1，D2，D3，D4：INSTD_LOGIC；Q：OUTSTD_LOGIC_VECTOR（3DOWNTO 0）） END CH41A ARCHITECTURE CHCKB；ARCHITECTURELOCK_ARCOFLOCKBGIN PROCESS（CLK） BEGIN FENQ1<='0'； Q2<='0'； Q3<='0Q4<='0ALM<='0'；LOCKB ELSIFCLK'

EVENTANDCLK='1'THEN Q1<=D1；Q

4，電機(jī)時(shí)序控制電路的VHDL語(yǔ)言

LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALENTITYCH1AISPORT（SEL：IN STD_LOGIC_VECTOR（2DOWNTO0） ；ENDIF；ENDPROCESS；ENDFENG_ARC；USEIEEE.STD_LOGIC_1164.ALLENTITYSELISPORT（CLK：INSENDSELOR（3 DOWNTO 0）Q： OUT USEIEEE.STD_LOGIC_1164.ALLENTITYSELISPORTARCHITE

CTURBEGIN PROCESS（CL STD_LOGIC_VECTOR（3 DOWNTO 0）； Q：OUT STD_LOGIC_VECTOR（3 DOWNTO 0） ENDCH31A；RCHITECTURECH31_ARC

4 結(jié)束語(yǔ)

本系統(tǒng)采用FPGA作洗衣機(jī)控制單元控制情度較高，成本低且控制效率高，能夠滿足各種類(lèi)型洗衣機(jī)的控制要求。實(shí)際應(yīng)用穩(wěn)定抗干擾能力強(qiáng)和結(jié)構(gòu)簡(jiǎn)單，而且占用硬件資源少，能夠通過(guò)配置系統(tǒng)參數(shù)以滿足不同類(lèi)型洗衣機(jī)的控制要求，滿足對(duì)洗衣機(jī)水位和洗滌力度的控制精度，具有一定的實(shí)際應(yīng)用價(jià)值。

參考文獻(xiàn)

[1]姜雪松，吳鈺淳.VHDL設(shè)計(jì)實(shí)例與仿真[M].機(jī)械工業(yè)出版社，

2007.

[2]羅朝霞，高書(shū)莉.CPLD/FPGA設(shè)計(jì)及應(yīng)用[M].北京：人民郵電出版社，2007.