周婷婷

【摘要】 根據(jù)ARINC429航空總線工業(yè)標(biāo)準(zhǔn)，按照ARINC429總線的電氣特性要求，采用FPGA+DSP的架構(gòu)實(shí)現(xiàn)多種ARINC429協(xié)議處理。FPGA結(jié)合外圍芯片實(shí)現(xiàn)ARINC429總線底層數(shù)據(jù)收發(fā)功能，DSP實(shí)現(xiàn)ARINC429總線AIM、BOP3協(xié)議解析功能。該實(shí)現(xiàn)具有設(shè)計(jì)簡單靈活，應(yīng)用場景廣，具備一定抗干擾能力等特點(diǎn)。該設(shè)計(jì)已應(yīng)用于采用ARINC429總線的航空通信設(shè)備。

【關(guān)鍵詞】 ARINC429 FPGA DSP AIM BOP3

Design and Implementation of Multiple protocol processing for ARINC429 Bus in the aviation communication equipment

ZHOU Ting-ting（Southwest China Institute of Electronic Technology，Chengdu 610036，China）

Abstract： According to the ARINC429 aviation bus industry standards， in accordance with the requirements for the ARINC429 bus electrical characteristics， FPGA+DSP architecture was adopted to realize a variety of protocol processing. FPGA combined with peripheral chips to realize the function of underlying data transceiver for ARINC429 bus， DSP to realize the function of AIM and BOP3 protocol parsing for ARINC429 bus. This implementation is simple in design， flexible application scenario is wide， have a certain anti-interference ability， etc. This design has been applied in the aviation ARINC429 bus communication equipment.

Key words： ARINC429；FPGA；DSP；AIM；BOP3；

一、引言

ARINC429是一種通用航空電子總線標(biāo)準(zhǔn)，它是由美國航空電子工程委員會(huì)（Airlines Engineering Committee）1977年提出，并于同年頒布實(shí)施 ，廣泛應(yīng)用在軍用和民用航空電子領(lǐng)域。ARINC429總線采用雙極性歸零碼調(diào)制，數(shù)據(jù)字（32bit）以脈沖形式發(fā)送，發(fā)送脈沖有三個(gè)電平，即高電平（+10V）、0電平（0V）、低電平（-10V）。字與字之間間隔（至少4bit）分開。有兩種可選速度：高傳輸率100kbps（±1%）和低傳輸率12.5Kbps（12.5kpbs到14.5kbps）。根據(jù)ARINC429總線的電氣特性，需要外圍電路實(shí)現(xiàn)總線與FPGA之間的電平轉(zhuǎn)換。本設(shè)計(jì)選用HOLT公司的芯片HI-8586、HI-8588-10完成電平轉(zhuǎn)換。

二、方案設(shè)計(jì)

為了實(shí)現(xiàn)多通道數(shù)據(jù)收發(fā)，多種傳輸協(xié)議通信，本設(shè)計(jì)采用分層式設(shè)計(jì)結(jié)構(gòu)，設(shè)計(jì)簡單靈活，具備良好的可移植性、重用性和擴(kuò)展性，應(yīng)用場景廣，具備一定抗干擾能力。物 理底層采用FPGA實(shí)現(xiàn)ARINC429總線數(shù)據(jù)收發(fā)功能，應(yīng)用層采用DSP實(shí)現(xiàn)ARINC429總線傳輸控制字AIM和數(shù)據(jù)傳輸協(xié)議BOP3等的解析應(yīng)用，共同完成ARINC429總線控制和數(shù)傳通信要求。ARINC429總線通信方案設(shè)計(jì)如圖 1所示。

三、FPGA設(shè)計(jì)

3.1 FPGA輸入輸出時(shí)序

FPG A接收和發(fā)送的ARINC429信號(hào)，要經(jīng)過芯片HI-8588-10和HI-8586進(jìn)行電平轉(zhuǎn)換，轉(zhuǎn)換前后的信號(hào)格式如圖 2所示：

3.2 FPGA接收模塊設(shè)計(jì)

FPGA收到轉(zhuǎn)換后的信號(hào)，采用10倍高鐘采樣數(shù)據(jù)，考慮到TTL電平是半 周期寬度，即如果ARINC429總線速率是100 KBPS，則脈沖寬度是5μsec，再除去上升沿、下降沿的誤差，則累計(jì)連續(xù)采集4周期以上為信號(hào)數(shù)據(jù)，其它為噪聲，由此可以去除接收信號(hào)上的干擾毛刺。

因此，專門設(shè)計(jì)一個(gè)采集數(shù)據(jù)計(jì)數(shù)器，采集到‘1，開始計(jì)數(shù)；采集到‘0，計(jì)數(shù)器清零?？梢酝ㄟ^對計(jì)數(shù)器大小的判斷來確定是否為 接收信號(hào)。另外設(shè)計(jì)一個(gè)數(shù)據(jù)位數(shù)計(jì)數(shù)器對接收位數(shù)進(jìn)行計(jì)數(shù)，當(dāng)接收完一個(gè)429字后，生成FIFO的使能信號(hào)，將數(shù)據(jù)存入FIFO中。如果收到bit位數(shù)據(jù)后連續(xù)40周期未收到新數(shù)據(jù)，且bit位總數(shù)不滿32，丟棄該數(shù)據(jù)。接著生成DSP中斷信號(hào)或查詢標(biāo)志 ，通知DSP讀取數(shù)據(jù)。接收數(shù)據(jù)流程如圖 3所示。

3.3 FPGA發(fā)送模塊設(shè)計(jì)

發(fā)送時(shí)，F(xiàn)PGA采用異步FIFO對DSP發(fā)送數(shù)據(jù)進(jìn)行緩存，發(fā)送時(shí)鐘 按照ARINC429總線速率要求分頻產(chǎn)生。

FPGA接收到DSP啟動(dòng)發(fā)送命令，檢測FIFO空標(biāo)志，如果FIFO非空，則讀取一個(gè)429字發(fā)送，發(fā)送完成后再讀下一個(gè)429字發(fā)送，直到FIFO發(fā)空為止。發(fā)送過程中，兩個(gè)429字之間，要空閑4周期以上，40周期以下。發(fā)送數(shù)據(jù)流程如圖 4所示。

四、DSP設(shè)計(jì)

4.1 AIM數(shù)據(jù)

AIM數(shù)據(jù)是ARINC429數(shù)據(jù)形式的一種，包含初始字、控制字（任選）、中間字（任選）和結(jié)束字等，AIM數(shù) 據(jù)傳輸?shù)奶攸c(diǎn)是標(biāo)號(hào)始終不變。本設(shè)計(jì)使用AIM數(shù)據(jù)進(jìn)行控制消息傳輸，選取初始字、中間字和結(jié)束字三種數(shù)據(jù)字，其數(shù)據(jù)字結(jié)構(gòu)如圖 5所示：

在本設(shè)計(jì)中，DSP收到AIM數(shù)據(jù)，對數(shù)據(jù)字進(jìn)行奇偶校驗(yàn)和標(biāo)號(hào)判斷，通過后的數(shù)據(jù)再進(jìn)行協(xié)議解析。首先判斷字類型，收到初始字，提取數(shù)據(jù)長度、設(shè)備ID號(hào)和包類型等信息；收到中間字，提取數(shù)據(jù)信息；收到結(jié)束字，提取包類型和設(shè)備ID號(hào)等信息，并與初始字提取信息相比較，如果都相符則一幀接收完成。數(shù)據(jù)解析流程如圖 6所示：

4.2 BOP3數(shù)據(jù)

BOP3是ARINC429的一種文件傳輸協(xié)議，本設(shè)計(jì)選取BOP3進(jìn)行數(shù)據(jù)傳輸通信。BOP3傳輸?shù)臄?shù)據(jù)內(nèi)容可以達(dá)到1023個(gè)字，該協(xié)議為MAC層協(xié)議，包含了“429 MAC控制子層”和“429 介質(zhì)訪問控制”兩個(gè)層次。其協(xié)議架構(gòu)如圖7所示：

“429介質(zhì)訪問控制”層次負(fù)責(zé)封裝信息和提取信息，該層次協(xié)議由一個(gè)控制幀SOF、若干個(gè)數(shù)據(jù)幀和一個(gè)控制幀EOF組成一條完整的命令類消息。其數(shù)據(jù)字結(jié)構(gòu)如圖 8所示。

“429 MAC控制子層”負(fù)責(zé)流量控制和數(shù)據(jù)傳輸，該層次協(xié)議提供了四個(gè)原語作為MAC層與鏈路層的接口，四個(gè)原語中，其中MA_CONTROL負(fù)責(zé)MAC層的流量控制，為選用；MA_DATA為需要物理介質(zhì)傳輸?shù)膬?nèi)容。

在本設(shè)計(jì)中，DSP收到BOP3數(shù)據(jù)，對數(shù)據(jù)字進(jìn)行奇偶校驗(yàn)和標(biāo)號(hào)判斷，通過后的數(shù)據(jù)首先進(jìn)行第一層協(xié)議解析，收到SOF提取信息，收到數(shù)據(jù)幀存儲(chǔ)數(shù)據(jù)，收到EOF后進(jìn)行FCS校驗(yàn)。解析出原語后，再進(jìn)行第二層協(xié)議解析，根據(jù)協(xié)議內(nèi)容進(jìn)行上下行數(shù)據(jù)傳輸。數(shù)據(jù)解析流程如圖 9所示：

五、結(jié)束語

本文實(shí)現(xiàn)了ARINC429總線控制和數(shù)傳通信要求，除使用少量外圍芯片，主要功能都由FPGA和DSP來實(shí)現(xiàn)，整體架構(gòu)靈活可變，可以根據(jù)項(xiàng)目具體要求進(jìn)行局部調(diào)整，以適應(yīng)不同需求。該設(shè)計(jì)穩(wěn)定、可靠，具備良好的可移植性、重用性和擴(kuò)展性，具有較高的實(shí)用價(jià)值。

參 考 文 獻(xiàn)

[1]蔣學(xué)東，劉勇。 用FPGA實(shí)現(xiàn)ARINC429接口和總線數(shù)據(jù)接收?，F(xiàn)代電子技術(shù)，2010年06期。

[2]劉連生，姜健飛?；贔PGA的ARINC429多通道芯片設(shè)計(jì)。微電子學(xué)，2010年01期。

[3] ARINC Specification 429P3-19，Mark 33 Digital Information Transfer System（DITS）-Part3-File Data Transfer Techniques.